半導体設計/年収1100万円以上の求人・転職・中途採用情報
企業情報を見る
レイアウト設計エンジニア
ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当いただきます。フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。 【具体的には】 社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトをリーダーとして、前に進めたい方に適したポジションです。ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担っていただきます。フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。
企業情報を見る
レイアウト設計 技術マネージャー
ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当いただきます。フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。この業務では、社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトを前に進めたい方に適したポジションです。 【具体的には】 ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担います。フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当しています。
企業情報を見る
パワーエレクトロニクス_ユニット開発(電気系)<インバータ、コンバータ、充電器等>
同社は世界中に様々なタイプの電動車をお届けする目標を掲げ、電動車の開発を進めています。 モータードライブ用インバータ、車両電源用コンバータ、車両用充電器などの電力変換器は電動化の肝です。 また、電動化技術はクルマだけでなく、空、海、都市、住居など様々なシーンで必要とされる技術です。 同社は電力変換ユニットの性能向上(高出力、高効率、コンパクト化)、原価低減、安全&安心、利便性向上へ様々な角度からのチャレンジを進めています。 【具体的には】 ◆モータードライブ用インバータユニットの電気系設計開発 ◆車両電源用DCDCコンバータユニットの電気系設計開発 ◆充電・給電ユニットの電気系設計開発 ◆電力変換技術を使った新システムの電気系設計開発 ◆上記ユニット・システムの性能企画 及び 評価(熱、強度、NV、EMC 等) ■本求人の想定役割:メンバー・チームリーダー・マネージャー
企業情報を見る
ASIC /SoC - FED設計エンジニア
論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析(STA)を実施していただきます。また、Design CompilerシリーズやGenusを用いた論理合成、SDC(タイミング制約)の設計・作成・レビュー・最適化にも携わっていただきます。 【具体的には】 顧客からリリースされたデータベースの受け入れチェックを行い、問題点の抽出し、解決策を検討し、顧客へフォードバックを実施し、顧客と密接な関係を構築していきます。設計業務においては、社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進していただきます。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っていただきます。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいただきます。これまで培ってきた論理合成、STA、SDC設計、顧客対応、DFT、レイアウト設計者との調整経験を活かし、設計チームを技術面から牽引していただくことを期待されています。
企業情報を見る
ASIC /SoC - FED設計 技術マネージャー
論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析(STA)を実施いただきます。また、Design CompilerシリーズやGenusを用いた論理合成、SDC(タイミング制約)の設計・作成・レビュー・最適化にも携わっていただきます。 【具体的には】 設計業務においては、社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進いただきます。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っていただきます。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいただきます。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当いただきます。これまで培ってきた論理合成、STA、SDC設計、顧客対応、物理設計との調整経験を活かし、設計チームを技術面・組織面の両方から牽引していただくことを期待されています。
企業情報を見る
ASIC/SoC - DFT設計 エンジニア
顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当いただきます。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 【具体的には】 業務では、各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担っていただきます。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。さらに、担当製品のDFTリーダーとして、顧客や社内外の関係者との調整、協力会社を含むエンジニアの取りまとめ、進捗管理や技術支援も担当いただきます。設計スキルだけでなく、プロジェクト推進力やコミュニケーション力も発揮しながら、チームをリードしていきたい方に適した役割です。これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。
企業情報を見る
ASIC/SoC DFT設計 技術マネージャー
顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当いただきます。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 【具体的には】 業務では、各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担っていただきます。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当いただきます。これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。
パワトレイン制御ECU用の電特検査アルゴリズム開発<ハードウェア領域>
パワトレイン制御ECU用の電特検査アルゴリズム開発(BEV/PHEV/HEV/ICE 他)をご担当いただきます。 【具体的には】 ◆電特検査シーケンス・インターフェース開発 ・同社製造予定製品の構成回路・部品を分析し、良品規格を立案 ・検査アルゴリズムを立案し、検査シーケンス策定 ・同社製品設計部署、及び製造部署、ソフト部署との検査仕様整合 ・検査手順、及びインターフェーズの図面策定 ・上記におけるプロジェクト管理 ◆電特検査ソフト仕様開発 ・検査アルゴリズムと連携した32bitマイコンに実装する検査ソフト仕様策定 ・同社製品設計部署、及び製造部署、ソフト部署との検査仕様整合 ・検査ソフトコーディング ・検査ソフトデバッグ ・上記におけるプロジェクト管理
パワトレイン制御ECU用のマイコン機能企画と技術開発<ハードウェア領域>
パワトレイン制御ECU用のマイコン企画・技術開発(BEV/PHEV/HEV/ICE 他)をご担当いただきます。 【具体的には】 ◆マイコン技術企画 ・車両法規制・標準規格(ISO,セキュリティ,機能安全)の業界動向を調査・分析 ・競合ベンチマーク ・車両メーカとの仕様・要件開発、及び、技術提案 ・マイコンを活用した製品技術の立案と、要件策定 ・マイコン、半導体、電子部品メーカへ技術要件提示、仕様整合 ・上記におけるQCD分析と管理 ◆要素技術開発 ・マイコン起動・周辺回路の先行開発・評価 ・マイコン機能を活用した製品新技術の先行開発・評価 ・マイコン仕様の詳細比較分析・DRBFM様式の設計品質ドキュメント化 ・パワトレインECU開発におけるマイコン技術の設計標準化 ・パワトレインECU開発におけるマイコンデバッグ環境・ツール開発 ・上記先行開発における技術標準化管理とECU製品設計支援
企業情報を見る
プリント基板設計<半導体検査治具/プローブカード>
■主力製品であるプローブカードに使用される、基板に関わる設計業務全般を担当していただきます。顧客のプローブカードの仕様書から要求スペックを把握し、顧客、社内関連部門とすり合わせを行い、外注メーカーで基板の設計が出来るように基板の仕様書を作成して頂きます。 【具体的には】 1)仕様の取りまとめ(電気回路図作成など) 2)外注メーカーへの設計依頼、質疑応答 3)検図業務 など対応頂く予定です。 ※未経験の方でも社内で教育いたします。客先や関連部門とのやり取りが多く、コミュニケーション能力を活かして働くことができます。
企業情報を見る
プリント基板設計<半導体検査治具/プローブカード>
■主力製品であるプローブカードに使用される、基板に関わる設計業務全般を担当していただきます。顧客のプローブカードの仕様書から要求スペックを把握し、顧客、社内関連部門とすり合わせを行い、外注メーカーで基板の設計が出来るように基板の仕様書を作成して頂きます。 【具体的には】 1)仕様の取りまとめ(電気回路図作成など) 2)外注メーカーへの設計依頼、質疑応答 3)検図業務 など対応頂く予定です。 ※未経験の方でも社内で教育いたします。客先や関連部門とのやり取りが多く、コミュニケーション能力を活かして働くことができます。
企業情報を見る
半導体テスタ用試験モジュールの開発エンジニア
■半導体テスタ用試験モジュールの開発(回路設計[アナログもしくはデジタル]、評価)をご担当いただきます。 【具体的には】 同ポジションはオープンポジションです。候補者様のご希望や適性を鑑みて、下記の開発を担当する部署に配属となる可能性がございます。 (1)デジタルピン試験モジュールの開発部署 ・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に試験モジュール仕様を決定、回路設計、評価、技術サポートを担当 ・回路設計、評価は、ベテラン、中堅社員、若手など3から5名のグループを組んで対応 ・開発案件は、新規開発やマイナーチェンジ開発など、複数同時に進行されています。まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことが期待されています。 (2)直流試験モジュールの開発部署 ・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に試験モジュール仕様を決定、回路設計、評価、技術サポートを担当 ・回路設計、評価は、ベテラン、中堅社員、若手など3から5名のグループを組んで対応 ・開発案件は、新規開発や仕向けのマイナーチェンジ開発など、複数同時に進行されています。まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことが期待されています。 ・新規開発と仕向けのマイナーチェンジ開発2つの割合はほぼ同等です。マイナーチェンジ開発は半年~1年程度、新規開発は2~3年程度のスパンになります。
企業情報を見る
プリント基板設計
■主力製品であるプローブカードに使用される、基板に関わる設計業務全般を担当していただきます。顧客のプローブカードの仕様書から要求スペックを把握し、顧客、社内関連部門とすり合わせを行い、外注メーカーで基板の設計が出来るように基板の仕様書を作成して頂きます。 【具体的には】 1)仕様の取りまとめ(電気回路図作成など) 2)外注メーカーへの設計依頼、質疑応答 3)検図業務 など対応頂く予定です。 ※未経験の方でも社内で教育いたします。客先や関連部門とのやり取りが多く、コミュニケーション能力を活かして働くことができます。
回路開発<車載用アナログIC、ミックスドシグナルIC>
車載用アナログIC、ミックスドシグナルICの回路開発を担当いただきます。車両・システムが実現したい価値を起点に、IC仕様の提案から回路設計、評価、製品化まで一貫して携わります。 【具体的には】 ・車両・システムが実現したい価値を踏まえた要求仕様、IC仕様の検討・提案 ・電源IC、通信IC、ゲートドライバIC、バッテリー監視IC等のアナログ回路設計(電源・ドライバ・ADC・PLL等)、デジタル回路設計(MBD・RTL設計)、レイアウト、試作、評価 ・プロセス、品質保証等の関係部門と連携した製品化 【開発ツール】 ・SPICEシミュレータ ・Cadence Virtuoso等の回路設計・検証環境 【組織ミッション】 ・車両の知能化・電動化を支える車載半導体を開発し、安全・安心で環境負荷の少ないモビリティ社会の実現に貢献する。 ・車両システムと半導体の両面から価値を創出し、電源IC、通信IC、ゲートドライバIC等の競争力ある製品を継続的に生み出していく。 【組織情報】 ◎ キャリア入社比率:約30% 自動車業界だけでなく、他産業メーカからの入社者も多く在籍しており、旧職の知見や経験を活用して活躍されています。多様なバックグラウンドを持つメンバーが集まることで、新しい視点やアイデアが生まれ、より革新的な製品開発が可能となっています。 ◎ 在宅勤務:週2回程度 柔軟な働き方を推進しており、週に2回程度の在宅勤務が可能です。自宅での作業環境を整え、ワークライフバランスを保ちながら効率的に業務に取り組むことができます。リモートワークでもチームとの連携が円滑に行えるよう、オンラインミーティングやチャットツールを活用してコミュニケーションをサポートしています。
先端技術研究開発<次世代ストレージ/光SSD>
同部門では、AIデータセンターの消費電力削減に貢献する次世代ストレージ技術として、光インターコネクトを活用した「光SSD」の研究開発を推進しています。 【具体的な業務】 ■将来のコンピューターアーキテクチャを見据えた光インターコネクトの研究開発 ■光SSDを実現する高速な光電変換基板の仕様検討/開発 ■光通信を構成する要素部品(光電変換モジュールなど)や光SSDの評価/解析 ●ミッション:ストレージ技術・高速インターフェース技術・光通信技術を融合した、光SSDシステムの実現。単なる要素技術開発にとどまらず、「実際に動作するシステムを構築し、その価値を証明する」ことを目指します。 ●実践的なアプローチ:研究業務に加え、自ら光電デバイスの基板設計や評価環境の構築を行い、データを取得・分析しながら技術課題を解決していきます。 ●業務の広がり:光SSDシステムのアーキテクチャ検討や海外展示会でのデモ発表など、多彩な業務を通じて幅広い経験を積むことができます。 【魅力】 ■光接続によるSSDは未だ実用化されておらず、そのために必要な技術を私たちと共に学びながら新しい挑戦に取り組むことができます。 ■メンバー個々が任されている業務範囲は広く、それぞれが自立して業務を行うため、自ら計画立案から実行までを行います。また、チームのミッションの中でいろいろなことに取り組むチャンスがあり、得られる知識も多くやりがいを感じられます。 ■社外連携や展示会などを通じ、国内/国外を問わず社外エンジニアとも広く交流する機会があります。 【技術優位性】PCIeベースの光SSDを業界に先駆けて発表しました。その後も光SSDをプレスリリースや動的デモ展示するなど、積極的に世界に向けて発信しつつ、将来の実用化に向けて業界で先頭を走り続けています。また、社外エンジニアとの連携もあり知見を広める事ができます。
回路設計<次世代DRAM (2D-OCTRAM)>
【配属チーム・募集背景】 新規高速メモリ「2D-OCTRAM」が、基礎研究の段階から、実際の製品に搭載可能な信頼性・マージン・コストを担保する「製品レベルの設計フェーズ」へと本格的に移行。これに伴い、新たに「設計技術研究開発部 2D-OCTRAMチーム」を立ち上げ、コアメンバーを募集しております。 【業務内容】 次世代メモリの製品化を確実に達成し、開発ゲートを突破するため、特定の回路ブロック(アナログ、ロジック、高速IO/メモリーインターフェース)の主担当として、仕様策定から回路設計、シミュレーション検証までの一連の業務を担っていただきます。国内外のデバイス開発者と議論をしながら、回路が物理的に動作するための「境界条件(仕様の閾値)」をご自身で定義し、設計を牽引していく役割をお任せします。※新チームへの配属とるため、担当回路ブロックはご経験を踏まえ決定いたします。 【具体的な仕事内容】 A)デバイス物理層との連係による仕様策定・境界条件の定義:メモリセルの物理特性に基づいた、電気的・時間的境界条件の定義、および周辺回路に対する仕様策定とマージン設計。 B)新規メモリ向け周辺回路・ロジック回路のトポロジー考案およびカスタム設計 C)PVTコーナーおよび最悪条件を想定した高精度回路シミュレーション・波形検証 D)レイアウト依存効果の抑制に向けた設計指示およびポストシミュレーション E)シャトル試作実機データに基づく回路の最適化・フィードバックループの推進 F)技術ノウハウの共有とメンタリングによるチームの技術的底上げ 【使用ツール】 ●Synopsys社・Cadence社の回路設計ツール:Virtuoso(アナログ/カスタム回路)・IC compiler(デジタル/ロジック回路)・HSPICE(小〜中規模のアナログ回路)・PrimeSim(大規模なメモリ・ミックスド回路)
衛星・ロケット搭載用RF機器の機器設計・開発
同ポジションではNECに入社し、NECスペーステクノロジー株式会社に出向していただきます。そのため、待遇はNECと同様です。 【具体的には】 ・衛星・ロケット搭載用RF機器の機器設計・開発チーム(3-5人規模)において、機器担当としてチームの取りまとめ役を担当して頂きます。機器の設計から製造、試験、顧客対応まで一貫して担当するため、小規模なプロジェクトマネージャのような働きを求められています。 ・チーム全体の担当業務は下記の通りです。 ・顧客対応(開発仕様調整、受注・納入管理、進捗報告、設計審査対応など) ・電気設計(各種解析、回路図・部品表作成、製造検査の技術支援) ・FPGAやソフトウェアの要求仕様定義やそれら設計担当者との調整 ・基板/構造/電源設計の設計要求作成やそれら設計担当者との調整 ・新規機器提案の構想検討、開発ロードマップ作成 ・担当する機器は衛星・ロケットに搭載するGPS受信機です。衛星は地球周回の軌道、ロケットは飛行経路を追跡するために使用されます。日本の衛星や基幹ロケットに搭載するだけでなく、将来的には海外の衛星やロケットにも適用できるよう設計し、事業を拡張していく予定です。 【ポジションのアピールポイント】 同社では、ハードウェア設計だけでなく、FPGAやソフトウェアなど幅広い技術領域に挑戦できる環境を整えています。NECグループの研究所や関連部門との連携により、AI、通信技術など先端技術を宇宙機器開発に取り入れることも可能です。また、同社では、機器の設計から製造、試験、顧客対応まで一貫して関わることができ、自分の手がけた製品が宇宙で活躍する達成感を得られます。将来的には技術者としてのキャリアはもちろん、プロジェクトマネージャやマネージャとしてチームをリードする道も開かれています。
DRAM 設計・評価解析
■障害特性を考慮の上、以下のいずれか1つの業務を中心に、その業務に付随する関連業務をご担当いただきます。 【具体的には】 ・次世代メモリ(DRAM)の設計開発(新しい回路技術の開発や、より小さなメモリチップ面積の実現、信頼性確保、動作速度向上、消費電力低減を実現する設計開発) ・2Dの電子回路をICとしてシリコンウェハ上に実現するため、デザインツールを用いて、個々の素子を配置し、または素子間を配線で接続した3Dの回路パターンのデザイン ・試作のウェハやチップを専用テスタを用いて、各種機能、スピード、消費電力、動作電圧などの項目を評価します。改善点をプロセスや設計にフィードバックし、顧客ニーズにこたえる製品づくりに貢献 など 外資系企業ですが、英語が出来なくても問題ありません。 入社後は社内研修実施後に働いていただくので、未経験の方でも安心して働ける環境です ※詳細は面接時にお伝えします。 ※すべての業務について、社内外関係者と業務を円滑に行うため、 電話やメールによるコミュニケーションが必要となります(聴覚 障害がある方にも支援・配慮いたします)。 ※キャリアアップを目指したい方に最適なお仕事です。
企業情報を見る
アナログ・高周波回路設計・開発リード<防衛事業領域>
■防衛省およびJAXA等の宇宙事業向けシステム(レーダー、無線通信機器、観測センサ、人工衛星搭載機器等)における、アナログ回路(RF/高周波回路、電源回路、微小信号処理回路、混載基板)の設計、開発、およびプロジェクト管理業務を担当いただきます。 【具体的には】※ご経験やご志向に応じて以下のいずれか業務をご担当いただきます。 ・回路アーキテクチャ検討・仕様定義:システム要件に基づくブロック図策定、送受信・電源・センサ系の最上流仕様決定 ・詳細回路設計・シミュレーション:SPICEやADS等のツールを用いた回路シミュレーション、部品選定、パターン設計(ノイズ・放熱配慮) ・実機評価・ノイズ対策(EMC/EMI):オシロスコープ、スペクトラムアナライザ、ネットワークアナライザ等を用いた動作検証・不具合解析・対ノイズ設計[cite: 2] ・プロジェクト推進/マネジメント:基板製造・実装ベンダーや社内製造部門との工程・仕様調整、評価計画の取りまとめ・履行管理 【ポジションの特徴/技術的魅力】 ■理論と実機の職人技を試せる環境:デジタル化が進む現代においても、高周波(ミリ波等)や高精度電源、超低ノイズ受信用フロントエンドなど、アナログ回路設計者のノウハウ(泥臭い試作・評価・ノイズ対策)が製品性能を直接左右します。 ■国内屈指の試験設備:鎌倉製作所内には電磁環境(EMC)や耐熱・耐振等の極限状態を再現できる国内トップクラスの試験・測定設備を備えており、シミュレーションだけでなく実機で徹底的に検証・追求できます。 ■キャリアの選択性:自ら手を動かして回路シミュレーションや評価・ノイズ対策を極める「エキスパートパス」と、ハードウェア全体の仕様取りまとめやチームを率いる「PM/PLパス」の双方が選択可能です。
企業情報を見る
デジタル回路設計・開発リード<防衛事業領域>
■防衛省およびJAXA等の宇宙事業向けシステム(レーダー、通信機器、画像処理装置、人工衛星搭載機器等)における、デジタル回路(FPGA/ASIC/SOCおよび周辺基板)の設計、開発、およびプロジェクト管理業務を担当いただきます。 【具体的には】※ご経験やご志向に応じて以下のいずれか業務をご担当いただきます。 ・アーキテクチャ検討・要件定義:システム要件に基づく基板構成・FPGA/ASIC処理ロジックの最上流設計・仕様策定 ・RTL設計・検証:Verilog HDL / VHDLを用いた処理ロジック設計、シミュレーション(ModelSim等)、タイミング解析、実機検証 ・高速デジタル基板設計・評価:Multi-Gbpsクラスの高速シリアル伝送回路、DDRメモリインタフェース、SoC周辺回路の設計・ノイズ対策・評価 ・プロジェクト推進/マネジメント:パートナー会社(基板製造・実装ベンダー等)との工程・仕様調整、評価計画の立案および履行程管理 【ポジションの特徴/技術的魅力】 ■民生品を超える技術スペック:UltraScale+等の最先端・大規模FPGAや高性能SoCを駆使し、超高速リアルタイム信号処理や超低遅延制御など、極限の要求性能を満たす回路設計に挑戦できます。 ■国内屈指の実験・評価環境:同製作所内には極限状態(耐熱・耐振・電磁環境等)を再現できる独自の試験設備が整っており、シミュレーションから実機による高度な動作検証まで一貫して自社で手がけられます。 ■技術追求とリードキャリアの選択性:自ら手を動かしてRTL設計や実機デバッグを極める「エキスパートパス」と、回路全体の仕様取りまとめやチームリードを担う「PM/PLパス」の双方が可能です。
回路・制御研究<電動車向けインバータ及び電源機器用パワー半導体>
同社にて、パワーエレクトロニクス回路、及び制御技術の研究開発をご担当いただきます。 【具体的には】 ・インバータ、コンバータ回路開発 ・SiC、GaNデバイス駆動回路開発 ・モータ制御、電源制御開発 ・耐EMC回路、解析技術開発 ・ロジック回路RTL設計、FPGA、ASIC設計 ※株式会社デンソーの社員として株式会社ミライズ テクノロジーズに出向いただきます。 【業務のやりがい・身につくスキル 】 ・材料・素子・パワーモジュール・回路制御などを一つの部で幅広く研究しており、パワー半導体回路・制御技術を素子やモジュールを理解した上で身に付けることができます。 ・自分が設計したパワーモジュールがxEV車両に搭載され、街中を走っている姿を見ると、嬉しさと達成感を味わうことができます。 ・大学や研究機関と共同研究を行っており、アカデミアとの共創で新しい技術開発を行うことができます。
HSIF(高速インターフェース)回路のIC開発・設計<マルチモーダル製品>
■同社にて下記業務を担当いただきます。 【具体的には】 ・マルチセンサ対応ICにおけるHSIF(高速インターフェース)回路の設計・開発 ・USB、MIPI、シリアル高速IF等のRTL設計(Verilog / SystemVerilog) ・プロトコル制御ロジックおよびPHY周辺デジタル回路設計 ・ARM搭載SoCにおけるバス接続・データ転送制御(DMA等)の設計 ・シミュレーション・検証環境の構築および機能/性能検証 ・アナログ特性評価(SI/PI、ジッタ、アイパターン評価 等)
IC開発・設計(ARMベースCPU(マルチコア)の周辺回路設計)<マルチモーダル製品>
■同社にて下記業務を担当いただきます。 【具体的には】 ・マルチセンサ(カメラ・マイク等)対応ICの設計・開発 ・ARMベースCPU(マルチコア)の周辺回路設計 ・RTL設計(Verilog / SystemVerilog)および論理検証 ・SoCアーキテクチャ設計・最適化(性能/消費電力/帯域) ・各種インターフェース(USB、MIPI CSI/DSI、I2S 等)の設計・統合 ・ソフトウェアチーム・システムチームとの協調設計 ・海外顧客(US/中国)との技術ディスカッション・仕様調整
高速デジタル回路設計・検証
■NANDコントローラLSIに搭載する高速シリアルI/Fのデジタル回路設計・検証を担当していただきます。 【具体的には】 高速シリアルI/Fコントローラ(プロトコル層)に関する以下の業務を担っていただきます。 ■システムアーキテクチャ設計・要件定義: ・高速シリアルI/F規格に基づく内部構造(アーキテクチャ)の定義 ・PPA(性能・電力・面積)最適化、CDC考慮、スループット最大化の検討 ■ デジタル回路設計(RTL設計)」: ・Verilog/SystemVerilogを用いた、プロトコルスタックの論理設計および実装 ・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用 ■UVMを用いた検証: ・UVM検証環境を用いて、プロトコル動作を網羅的に検証 ■開発リーダー業務 ・プロトコル仕様の確定から設計完了までのマイルストーン・進捗管理 ・プロトコル階層間の整合性をとるため アナログPHY担当やFW担当との技術インターフェース調整 ・設計レビューおよび若手メンバーの技術指導
スタンダードセル設計エンジニア
■同社にて下記業務を担当していただきます。 ・スタンダードセルの回路要件の定義、および回路図(回路設計)からレイアウト、検証に至る一連の設計作業の完遂。 ・HspiceやSpectreなどの業界標準シミュレーションツールを用いた、ディープサブミクロンCMOSテクノロジーの回路設計(回路図作成)。 ・TSMCのプロセス技術において最適なPPA(性能・電力・面積)を達成するための回路最適化。 ・最先端テクノロジーノードにおける回路設計のパスファインディング(先行検討・方向性の探索)および革新。 ・IoTアプリケーション向けのサブスレッショルド(サブ閾値)電圧回路設計。 ・レイアウトエンジニアと連携し、速度、電力、およびEMIR(エレクトロマイグレーション&IRドロップ)に対して最適化されたアーキテクチャの定義。
企業情報を見る
デザインエンジニア <ロジック回路/メモリ半導体>
同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのロジック回路設計設計を担当していただきます。 【具体的には】 ■NAND型フラッシュメモリLSIのロジック回路設計 - RTLデザインとVerilogによる検証、RTLリント、CDC(Clock Domain Crossing)分析、タイミング解析とタイミング収束、チップのDFT設計及び検証 - コマンドデコーダおよびコマンドに従って信号を発生するシーケンサなどを含むロジック回路 - NANDフラッシュメモリのコア部を制御するためのステートマシンなどを含むロジック回路設計 - 高速データパスや外部とのインターフェースを制御するための制御ロジック回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能・仕様の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
レイアウト設計エンジニア
■同社にて下記業務を担当していただきます。 ・RDR(制限付きデザインルール)の最適化。 ・先端テクノロジーにおける、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPの開発。 ・メモリIP、コンパイラ、およびテストビークル(評価用試作チップ)の開発。 ・スタンダードセル、I/Oライブラリ、およびアナログIPの開発。 ・面積(コスト)と性能における、デザインルールのトレードオフの提示・評価。 ・面積に対するRDRの影響を低減するための、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPのレイアウトソリューションの考案。
メモリ設計エンジニア
■同社にて下記業務を担当していただきます。 ・メモリアーキテクチャ設計(SRAM、DRAM、MRAM、RRAM、PCRAM、および組み込みフラッシュメモリ[eFlash])。 ・読み出し(Read)および書き込み(Write)のクリティカルパス設計と解析。 ・主要な構成ブロック(センスアンプなどのセンシング回路、アナログ回路、高電圧回路、DFT[テスト容易化設計])の設計。 ・チップレベルの設計検証。 ・組み込み型不揮発性メモリ(eNVM)コンパイラの開発および製品化。 ・プロダクトエンジニアや信頼性エンジニアと連携した、実シリコン(試作チップ)の特性評価および信頼性認定の実施。
物理設計エンジニア
■物理設計エンジニアは、集積回路(IC)の物理的なレイアウトを設計し、製造プロセスに適した最適なレイアウトを確保します。 タイミング、電力消費、面積、および製造の実現可能性を考慮しながら、IC設計の実装を担当します。 【具体的には】 1. 論理設計から物理設計への変換: RTLコードからのネットリストを受け取り、物理設計への変換を行う。 フロアプランニング、パワープランニング、クロックツリー合成(CTS)を行う。 2. タイミングクロージャー: タイミング解析を行い、静的タイミング解析(STA)ツールを用いてタイミングクロージャーを達成する。 セットアップ、ホールドタイム、遅延の最適化を実施する。 3. 電力解析と最適化: - 電力解析を実施し、消費電力の最小化を図る。- 電力グリッド設計およびIRドロップ解析を行う。 4. 設計ルールチェック(DRC)およびレイアウト対回路チェック(LVS): DRCおよびLVSツールを用いて、設計が製造可能なものであることを確認する。 レイアウトの修正および最適化を行う。 5. クロックツリー合成(CTS)および信号整合性(SI)解析: クロックツリーの設計および最適化を行う。信号整合性解析を実施し、クロストークやEMIの問題を解決する。 6. 物理設計ツールの使用:Cadence、Synopsys、Mentor GraphicsなどのEDAツールを使用して、物理設計を行う。
企業情報を見る
デザインエンジニア <アナログ回路/メモリ半導体>
同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのアナログ回路設計設計を担当していただきます。 【具体的には】 ■ NAND型フラッシュメモリLSI回路設計、特に以下のうち1つもしくは複数のモジュールに関わる回路設計 - セルアレイに付随するセンスアンプやワード線ドライバ、もしくはそれらに直接つながるスイッチング回路、デコーダ回路などを含むコア回路設計 - チップ内部での高速低消費電力データパス回路設計 - チップ外部とのデータ・コマンドをやり取りする高速インターフェース回路設計 - 内部データの高速演算とデータ転送を実現するMixed Signal回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
センサ信号処理ASIC開発<車載センサー用>
車載向け各種センサーを対象とした、信号処理ASICの開発に携わっていただきます。 【具体的には】 ・磁気、電流、位置、環境など多様なセンシングに対応したアナログフロントエンド回路設計(増幅、フィルタ、ADC等) ・センシング信号を高精度に処理するためのデジタル回路設計および信号処理アルゴリズムの設計・検証 ・システム要求を踏まえた仕様検討、アーキテクチャ設計および性能・精度設計 ・回路設計、レイアウト検討、シミュレーション、プロセスばらつき/温度特性を考慮した設計検証 ・試作チップの評価、特性評価、信頼性評価および量産立上げ支援 ・ファウンドリ、OSAT、設計パートナーとの協業および開発マネジメント ・複数センサ/複数アプリケーションに対応した共通プラットフォーム化や高機能化に向けた検討 ・顧客・社内関係部門と連携した要求仕様の整理および技術提案 【業務のやりがい・身につくスキル】 ✓ 車載品質(信頼性・安全性)が求められるASIC開発を通じて、回路設計だけでなくシステム視点のスキルが身につきます ✓ センサ~信号処理~システムまで一貫して関われるため、製品価値創出に直接貢献できます ✓ 最先端センサ技術と半導体設計を融合した開発に携わることができます ✓ 社内外の専門家との連携により、先端プロセスや新規技術に触れる機会があります ✓ 複数のセンシング技術を横断しながら、共通プラットフォーム化や製品展開を推進することで、技術だけでなく事業視点での価値創出にも関与できます
企業情報を見る
DFTエンジニア
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT(Design-for-Test:テスト容易化設計)実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG(自動テストパターン生成)、メモリBIST(自己診断テスト)などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計:テストチップ向けのDFTアーキテクチャ(スキャン、バウンダリスキャン、メモリBIST)の定義と実装 ・検証:実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化:テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携:RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価: ATPG/MBISTパターンの作成・検証、実チップ(シリコン)の立ち上げおよびデバッグ支援 ・解析: シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり(イールド)を改善 ・EDA連携: ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
企業情報を見る
Chip Implementation EDA Flow 開発エンジニア
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化(Enablement) ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD/EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
企業情報を見る
MASKエンジニア
下記業務をご担当いただきます。 【具体的には】 ・Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf: CD(Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF (またはフレーム/スクライブ) 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release:マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
PDK(Process Design Kit)開発
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証(DRC、 LVS、 ERC、 PERC)ルールの開発、サポート ・寄生素子抽出(LPE)ルールの開発、サポート ・DRM(Design Rule Manual)の開発、サポート ・EMIR(Electro Migration、 IR drop)ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
FPGAエンジニア
■同社にて、下記業務を担当していただきます。 【具体的には】 ■メンバー/PL/スペシャリストポジション 映像機器や製品検査装置などにおけるFPGA開発を担当していただきます。案件によってコープは異なりますが、要件定義やFPGA選定などの上流工程から設計、実装、シミュレーション、コンパイル、実機検証まで一貫して対応していただきます。 ■対象システム ・映像機器 ・製品検査装置 ■システム規模 小規模~中規模 例:規模2人/月~10人/月(期間:2ヵ月~2年) 【案件事例】 ・車内のインフォテインメイント(情報取得)用ディスプレイ&ECU開発:前席・後席ディスプレイ、ディスプレイオーディオ、電子ミラー 等 ・電気工具のIoT化 ・医療機器開発 ・工業用ミシン開発
企業情報を見る
DFT回路設計<半導体集積回路>
■同社にて半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■RTL(Verilog-HDL)を用いたデジタル回路設計、検証業務 ■EDAツールを用いたDFT設計、検証業務 ■製品検査用のテストパターン設計 ■検査データ分析、改善運動 ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP/ISP、通信&インターフェースLSI、イメージセンサ、レーザダイオードなど
企業情報を見る
レイアウト設計<半導体集積回路>
同社にて、半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■レイアウト設計業務 例:EDAツール(IC Compiler)など ■タイミング設計業務 例:EDAツール(Design Compiler、PrimeTime) ■マスク検証業務 例:EDAツール(Calibre) ■技術開発 例:高性能化、低消費電力化など ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP/ISP、通信&インターフェースLSI、イメージセンサ、レーザダイオードなど ※ご経験に応じて担当いただく製品を決めさせていただきます
半導体設計エンジニア<アナログ>
LSI設計の請負立ち上げメンバーを募集します!〜最先端のハードウェア/ソフトウェア開発でIoT社会を実現〜 【職務内容】 半導体製品(アナログ)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計、各種アナログIP設計/回路/レイアウト/実機評価/テスタ評価 等 ※ご経験や適性、希望に応じて担当してお任せ致します。 【就業環境】 大手メーカー出身のベテランエンジニアからOJTを受けることができます。スキルに不安をお持ちの方は周りの方からサポートいただけます。 【プロジェクト例】 次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発
※オープンポジション※半導体設計/デザインエンジニア<3・5nmプロセス含む先端半導体デバイス>
■同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム(DTP)を有しています。 同ポジションでは、同社デザインエンジニアリング部隊(設計スペシャリスト部隊)にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計/アナログ回路設計/メモリ設計/レイアウト設計/標準セル設計/特性評価エンジニア/合成エンジニア/DFTエンジニア/設計検証/CADエンジニア等 <採用に際して> ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能: 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能: 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。
この条件に似た求人を探す