キャリアを相談する無料
求人検索
年収から探す

半導体/技術職(機械・電気)/年間休日125日以上の求人・転職・中途採用情報

公開求人427件中 101〜150件表示
東証プライム、ICT分野に強みを持つ日系総合電機メーカー
東証プライム、ICT分野に強みを持つ日系総合電機メーカー

高速伝送技術開発担当

職種/業界
研究・開発 / 半導体
年収
620万円~
勤務地
神奈川県

Signal Integrityを向上させ、CPUの性能を最大限引き出すことが同プロジェクトのミッションです。CPUパッケージ及びプリント基板の高速信号配線の設計仕様決定と実機での評価を担当いただきます。 【具体的には】 ・ASICベンダ/IPベンダとの技術ディスカッション、仕様擦り合わせ ・Signal Integrity解析とCPUパッケージ・プリント基板の設計仕様決定 ・CPUパッケージ及びプリント基板の設計データ確認・修正対応 ・CPU評価機でのSignal Integrity評価 ・開発〜実機検証フェーズにおける技術課題の抽出・対応 【このポジションの魅力】 世界トップクラスのCPU性能を目指すプロジェクトであり、自身が関わった技術や判断が、グローバルレベルで注目されるCPUの性能や品質に直結する点は、同開発プロジェクトならではの大きな魅力です。また、最先端パッケージ技術と密接に結びつきながら、チップ・パッケージ・ボードを跨いだ高速信号品質の最適化に取り組む業務のため、技術力を総合的に高められる点も魅力の一つです。CPUの高速伝送技術について、開発初期段階の仕様検討から実機検証までを同プロジェクトで行っているため、検討した仕様が形になるまでのプロセスを実感できるため、技術者としての達成感とやりがいを得ることができます。

求人詳細を見る
世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

フロントエンド設計エンジニア

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
大阪府

■同社にて下記業務を担当していただきます。 ・先端テクノロジーチップにおける、RTL論理合成、SDC/UPF検証、および低消費電力設計の実装。 ・フロントエンド設計における課題に対応するための、設計フローやメソドロジー(設計手法)の開発および革新。 ・顧客プロジェクトおよび社内のシステムテストチップにおける、RTL検証、論理合成、低消費電力設計、およびSTA(静的タイミング解析)/タイミングクロージャ(タイミング収束)業務の担当。

フラッシュメモリに強みを持つ日系大手半導体メーカー
フラッシュメモリに強みを持つ日系大手半導体メーカー

研究開発<先端半導体前工程プロセス>

職種/業界
研究・開発 / 半導体
年収
550万円~1,260万円
勤務地
三重県

OCTRAMを始めとした先端デバイスを製造するための新プロセス開発に従事していただきます。 デバイス形状を造るリソグラフィ、ドライ加工、ウェット、CMPなどのプロセス、及びデバイス特性を司る絶縁膜成膜、導電体成膜などのプロセスが対象となります。 【具体的には】 ■先端デバイスを開発するためにデバイスグループやインテグレーショングループと連携して業務を行っていただきます。 ■300mmウェハでのデバイス・ロットを流すためにプロセス条件出しや環境整備を行っていただきます。 ■工程で課題のあるプロセスについては課題の要因を抽出、解決するための物理モデル構築、それらのモデルを検証するために物理分析や化学分析を活用していただきます。 ■課題の要因が理解できたところで、対策プロセスを立案し、その結果を確認していただきます。また、先端デバイスでは既存の装置では実現できない新規のプロセスが必要となります。新プロセスを実現するために装置メーカーとの共同開発、新規設備の導入をすることもあります。 【使用ツール】 半導体前工程の300mmウェハ装置を主に使用してプロセス開発を行います。 クリーンルームでの作業もありますが、作業担当の方に依頼することが可能です。 【業務のやりがい・魅力】 世の中にアピールすることができる消費電力が低い新メモリデバイスを開発しています。製品化を実現できれば、会社のビジネス拡大に寄与することができます。 さらには低消費電力のデバイス利用が拡大することで膨大な電力を消費するデータセンターの消費電力を削減し、社会貢献することができます。

アナログ半導体製品の設計、開発、製造、および販売を行う企業
アナログ半導体製品の設計、開発、製造、および販売を行う企業

設計担当<半導体パッケージ及びリードフレーム>

職種/業界
機械設計 / 半導体
年収
500万円~800万円
勤務地
千葉県 他

半導体パッケージ開発業務をご担当いただきます。 【具体的には】 ・新規パッケージのパッケージ設計、リードフレーム設計 ・社内の製造部門や社外の材料メーカー、金型メーカーとの折衝し、パッケージ設計の最適化。 【このポジションの魅力】 同社は自社内で回路設計から製造までを行うことができる、垂直統合型のアナログ半導体メーカーです。市場の多様な潜在ニーズを的確にとらえ、革新的な製品を創出、さまざまな顧客の多様な要望に、きめ細かく総合的に対応できることが強みです。要素開発から回路設計・テスト・パッケージ開発まで、幅広い業務に携わる機会があります。

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

物理設計エンジニア

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
大阪府

■物理設計エンジニアは、集積回路(IC)の物理的なレイアウトを設計し、製造プロセスに適した最適なレイアウトを確保します。 タイミング、電力消費、面積、および製造の実現可能性を考慮しながら、IC設計の実装を担当します。 【具体的には】 1. 論理設計から物理設計への変換: RTLコードからのネットリストを受け取り、物理設計への変換を行う。 フロアプランニング、パワープランニング、クロックツリー合成(CTS)を行う。 2. タイミングクロージャー: タイミング解析を行い、静的タイミング解析(STA)ツールを用いてタイミングクロージャーを達成する。 セットアップ、ホールドタイム、遅延の最適化を実施する。 3. 電力解析と最適化: - 電力解析を実施し、消費電力の最小化を図る。- 電力グリッド設計およびIRドロップ解析を行う。 4. 設計ルールチェック(DRC)およびレイアウト対回路チェック(LVS): DRCおよびLVSツールを用いて、設計が製造可能なものであることを確認する。 レイアウトの修正および最適化を行う。 5. クロックツリー合成(CTS)および信号整合性(SI)解析: クロックツリーの設計および最適化を行う。信号整合性解析を実施し、クロストークやEMIの問題を解決する。 6. 物理設計ツールの使用:Cadence、Synopsys、Mentor GraphicsなどのEDAツールを使用して、物理設計を行う。

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

メモリ設計エンジニア

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
大阪府

■同社にて下記業務を担当していただきます。 ・メモリアーキテクチャ設計(SRAM、DRAM、MRAM、RRAM、PCRAM、および組み込みフラッシュメモリ[eFlash])。 ・読み出し(Read)および書き込み(Write)のクリティカルパス設計と解析。 ・主要な構成ブロック(センスアンプなどのセンシング回路、アナログ回路、高電圧回路、DFT[テスト容易化設計])の設計。 ・チップレベルの設計検証。 ・組み込み型不揮発性メモリ(eNVM)コンパイラの開発および製品化。 ・プロダクトエンジニアや信頼性エンジニアと連携した、実シリコン(試作チップ)の特性評価および信頼性認定の実施。

サンディスク合同会社
サンディスク合同会社

企業情報を見る

デザインエンジニア <アナログ回路/メモリ半導体>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
700万円~1,600万円
勤務地
東京都港区 他

同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのアナログ回路設計設計を担当していただきます。 【具体的には】 ■ NAND型フラッシュメモリLSI回路設計、特に以下のうち1つもしくは複数のモジュールに関わる回路設計 - セルアレイに付随するセンスアンプやワード線ドライバ、もしくはそれらに直接つながるスイッチング回路、デコーダ回路などを含むコア回路設計 - チップ内部での高速低消費電力データパス回路設計 - チップ外部とのデータ・コマンドをやり取りする高速インターフェース回路設計 - 内部データの高速演算とデータ転送を実現するMixed Signal回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。

デザインエンジニア <ロジック回路/メモリ半導体>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
700万円~1,600万円
勤務地
東京都港区 他

同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのロジック回路設計設計を担当していただきます。 【具体的には】 ■NAND型フラッシュメモリLSIのロジック回路設計 - RTLデザインとVerilogによる検証、RTLリント、CDC(Clock Domain Crossing)分析、タイミング解析とタイミング収束、チップのDFT設計及び検証 - コマンドデコーダおよびコマンドに従って信号を発生するシーケンサなどを含むロジック回路 - NANDフラッシュメモリのコア部を制御するためのステートマシンなどを含むロジック回路設計 - 高速データパスや外部とのインターフェースを制御するための制御ロジック回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能・仕様の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

高速インターフェース設計ソリューション・エンジニア

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
大阪府

■同社にて下記業務を担当していただきます。 ・従来のSerDes(シリアル・デシリアライザ)またはチプレット・インターコネクト(チップ間接続)向けの高速インターフェース設計(送受信回路[TX/RX]、イコライゼーション、クロッキング)。 ・電気的性能の最適化や信頼性の向上など、高速インターフェース向けの技術機能の評価および実装の推進。 ・2.5D/3D IC(積層半導体パッケージ技術)のチャネルモデリング(伝送路のモデル化)。

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

PLL回路設計エンジニア

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
大阪府

■同社にて下記業務を担当していただきます。 ・TSMCの先端プロセスノードにおける、アナログPLLまたはオールデジタルPLL(ADPLL)の設計。 ・先端プロセスにおけるミックスドモード(混在シグナル/アナログ・デジタル混在)の設計フロー。 ・PLL回路の観点からの、デバイスのベンチマーク(性能評価・比較)。

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

スタンダードセル設計エンジニア

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
大阪府

■同社にて下記業務を担当していただきます。 ・スタンダードセルの回路要件の定義、および回路図(回路設計)からレイアウト、検証に至る一連の設計作業の完遂。 ・HspiceやSpectreなどの業界標準シミュレーションツールを用いた、ディープサブミクロンCMOSテクノロジーの回路設計(回路図作成)。 ・TSMCのプロセス技術において最適なPPA(性能・電力・面積)を達成するための回路最適化。 ・最先端テクノロジーノードにおける回路設計のパスファインディング(先行検討・方向性の探索)および革新。 ・IoTアプリケーション向けのサブスレッショルド(サブ閾値)電圧回路設計。 ・レイアウトエンジニアと連携し、速度、電力、およびEMIR(エレクトロマイグレーション&IRドロップ)に対して最適化されたアーキテクチャの定義。

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

レイアウト設計エンジニア

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
大阪府

■同社にて下記業務を担当していただきます。 ・RDR(制限付きデザインルール)の最適化。 ・先端テクノロジーにおける、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPの開発。 ・メモリIP、コンパイラ、およびテストビークル(評価用試作チップ)の開発。 ・スタンダードセル、I/Oライブラリ、およびアナログIPの開発。 ・面積(コスト)と性能における、デザインルールのトレードオフの提示・評価。 ・面積に対するRDRの影響を低減するための、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPのレイアウトソリューションの考案。

次世代先端半導体の日系ファウンダリー
次世代先端半導体の日系ファウンダリー

基板テストエンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~900万円
勤務地
北海道

半導体パッケージ用基板の検査・評価を通じて、実装前段階での品質確保を担うポジションです。 【具体的な業務内容】 ・パッケージ用基板の電気検査・導通確認 ・基板不良(配線断・短絡等)の検出および解析 ・基板検査工程の立上げ・運用 ・サプライヤ(基板メーカー)との技術やり取り ・チップレット/先端パッケージ向け基板評価対応

次世代先端半導体の日系ファウンダリー
次世代先端半導体の日系ファウンダリー

ロジックテスト工程エンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~900万円
勤務地
北海道

ロジックデバイスのテスト工程全体を担当するポジションです。 【具体的な業務内容】 ・ウェハテスト/パッケージテスト装置の工程運用・管理 ・テスト装置立上げおよび日常的な稼働サポート ・装置トラブル・工程問題の初期対応 ・生産量増加に向けた工程改善・運用最適化 ・製造・生産技術部門との連携業務

次世代先端半導体の日系ファウンダリー
次世代先端半導体の日系ファウンダリー

パラメトリックテストエンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~900万円
勤務地
北海道

半導体デバイスの電気的特性(パラメータ)を定量的に評価し、設計仕様への適合性、量産時のばらつき、工程異常を早期に検出する仕組みを作ることで、製品品質および歩留まりの向上に貢献する業務を担当していただきます。 【具体的には】 ・既存テスト仕様に基づくパラメトリックテストの実行 ・新デバイス/新プロセス立上げ時のテスト評価 ・テストプログラム自動生成の仕組みづくり ・異常値・分布変化の検出とエスカレーションの仕組みづくり ・デバイス・プロセスエンジニアへの技術フィードバック ・テスト/製造現場との基本的な連携 ・テスト条件・判定基準(Spec)の検討・改善 ・歩留まり低下時の要因分析と対策提案 ・テストデータの整理・統計解析 【使用するツール】 ・オートプローバー・パラメトリックテスタ ・セミオーオートプローバー・パラメトリックアナライザ

元日系大手Grの外資系光半導体デバイスメーカー
元日系大手Grの外資系光半導体デバイスメーカー

工程管理システム ITエンジニア

外資系企業
職種/業界
セールスエンジニア・FAE / 半導体
年収
600万円~800万円
勤務地
神奈川県

■AI需要を支える光通信向けコアデバイス製造の、IT基盤構築および運用を担当していただきます。 【具体的には】 (1) 光半導体製造工場の生産ライン向け工程管理システムの運用、追加開発 (2) 会計システムや他サブシステムとの連携対応 (3) 製造関連サブシステムの開発 (4) マスターデータメンテナンス

東証プライム、ICT分野に強みを持つ日系総合電機メーカー
東証プライム、ICT分野に強みを持つ日系総合電機メーカー

テスト開発<次世代グリーンDC・スパコン向けプロセッサ>

職種/業界
研究・開発 / 半導体
年収
620万円~
勤務地
神奈川県

プロセッサの周辺技術開発部門として、スーパーコンピュータおよびデータセンター向け高性能プロセッサの品質・信頼性確保に向け、評価・試験技術の開発および量産適用を担当いただきます。具体的な業務内容は以下です。 【具体的には】 ・プロセッサおよびパッケージの評価・試験(電気特性/熱/信頼性) ・SLT(System Level Test)を含む試験手法の構築・立上げ ・不良解析および品質改善活動 ・評価設備・試験環境(ソケット/ボード/温調)の開発・改善 ・開発部門・製造部門・外部ベンダーとの連携による量産対応推進 【役割・ミッション】 同ポジションは、プロセッサ試験技術の開発者として、以下のミッションを担っていただきます。 ・最適な試験戦略の立案(評価項目・条件・スクリーニング) ・初期不良・フィールド不良低減に向けたデータドリブンな課題抽出 ・新規技術(高速I/F、先端PKG等)に対する評価技術確立 ・試験効率・コストの最適化(量産適用含む) 【このポジションの魅力】 業界最先端技術に携わり、同社のフラッグシップであるHPC製品のプロセッサを高い技術により性能・品質を支える仕事に従事し、社会貢献できている実感を得られます。 今後も最先端技術に挑戦し、プロセッサ開発を高い技術で支える業務は大きなやりがいが生まれていきます。

エンタープライズSSDファームウェアテスト

職種/業界
実験・評価・解析 / 半導体
年収
550万円~1,210万円
勤務地
神奈川県横浜市栄区

■同社にて、下記業務を担当していただきます。 【具体的には】 エンタープライズSSD開発に参画し、SSDコントローラのファームウェアをテストする業務を担当していただきます。 主な開発フローは下記の通りです。 ■ 製品企画部門から発行される製品要求仕様から必要なテスト項目を検討 ■ (新規要求がある場合)新規要求を確認するためのテスト仕様書を作成し、テストプログラムを実装 ■ テストプログラムを国内/海外テスト拠点に展開し、テストを実施する(テストプログラムを実行) ■ 検出した不具合を報告し、国内/海外のファームウェアチーム等の関係者と協力し、解決まで導く ■ 全てのテスト結果を集計し、テスト結果レビュー会にて報告し、製品の品質を総合的に判定する

元日系大手Grの外資系光半導体デバイスメーカー
元日系大手Grの外資系光半導体デバイスメーカー

環境・労働安全衛生担当

外資系企業
職種/業界
設備保全 / 半導体
年収
650万円~1,000万円
勤務地
神奈川県

EHS(環境・労働安全衛生)担当として、下記業務をご担当いただきます。 ※直属の上長(日本人/課長クラス)とともに日本拠点全体のEHS活動推進を幅広く担当し、安全で健康な職場づくりを通して、急拡大している同社事業を側面からサポートしていただきます。 【具体的には】 ■ISO14001やISO45001、RBA等の規格や法令に基づくEHSプログラムの企画・改善、監査対応 ■化学物質管理、請負業者の安全対策など部門横断のEHSプロジェクトの推進 ■リスクアセスメントや事故データの分析を通じたリスク低減・安全文化の醸成 ■環境データ(廃棄物・排水・エネルギー等)の管理、行政報告 ■緊急時対応計画及びEHS関連文書の策定・管理 ■社内EHS委員会の運営、社内教育の実施 ■RBA行動規範の順守と社内展開、グローバル対応窓口 ■労働安全衛生に関する業務全般 ■医務室との連携、社内健診サポート、健康イベントの企画

東証プライム、ICT分野に強みを持つ日系総合電機メーカー
東証プライム、ICT分野に強みを持つ日系総合電機メーカー

アナログ開発担当

職種/業界
研究・開発 / 半導体
年収
620万円~
勤務地
神奈川県

プロセッサの周辺技術開発部門として、スーパーコンピュータおよびデータセンター向け高性能プロセッサの性能・品質確保に向け、アナログ回路技術を基盤とした機能ブロックの開発を担当いただきます。 【具体的には】 ・最先端半導体技術およびアナログ回路技術を用いた回路設計 ・シミュレーションによる特性解析および設計最適化 ・実機評価による動作確認および信頼性の検証 【このポジションの魅力】 業界最先端技術に携わり、同社のフラッグシップであるHPC製品のプロセッサを高い技術により性能・品質を支える仕事に従事し、社会貢献できている実感を得られます。 今後も最先端技術に挑戦し、プロセッサ開発を高い技術で支える業務は大きなやりがいが生まれてく可能性が高いです。

ファームウェア開発担当(設計/評価)

職種/業界
組み込み・ソフトウェア・電気制御設計 / 半導体
年収
550万円~1,260万円
勤務地
神奈川県横浜市栄区

エンタープライズ、データセンター及びAIサーバ向けSSDのファームウェア開発担当として、下記業務をご担当いただきます。 ファームウェアの開発は、機能毎で複数のチームに分割して進めているため、いずれかのチームにて業務を行っていただきます。 【具体的には】 ■設計業務 ・初期:SSDアーキテクチャおよびファームウェア構造の理解 ・担当モジュール開発:機能設計、コーディング、デバッグ ・仕様管理:各種関連ドキュメントの作成 ■評価業務 ・初期:SSDアーキテクチャおよびファームウェア構造の理解 ・計画策定:設計者と連携した評価計画の立案 ・テスト実行:テストコードの作成・実行 ・品質管理:不具合や問題点の調査・分析 【使用ツール】  C/C++, Python, AIツール Linux、Windows、Redmine. Jira、Jenkins 等

設計開発担当<BiCS Flash Memoryチップ>

職種/業界
電気回路設計 / 半導体
年収
550万円~1,260万円
勤務地
神奈川県横浜市栄区

AI市場の爆発的成長に伴い、さらなる高速化・低消費電力化が求められる次世代3次元フラッシュメモリ(BiCS FLASH™)のチップ設計開発を主導いただきます。 特に、外部コントローラとのインターフェース部(PHY)からチップ内部の高速データ転送を担うデータパス回路まで、チップ全体の性能を決定づける最重要ブロックのアナログ・デジタル混在回路設計・検証が主戦場となります。 【具体的には】 ■高速I/O(アナログ/PHY)設計・仕様策定 ・JEDEC規格に準拠した次世代プロトコルの物理層(I/O Cell, PHY)設計 ・I/O、ESD保護回路を含むアナログ回路の最適化 ■高速データパス(Critical Path)の構築 ・チップ外部から受け取ったコマンド・アドレス・データを、内部の各メモリブロックへ損失なく高速転送するデータパス設計(Mux/DeMux, Buffer, Decoder等) ・タイミングバジェットが極めて厳しい環境下でのクリティカルパス設計とタイミング収束の完遂 ■フロントエンド検証(回路シミュレーション) ・Cadence Virtuoso等のツールを用いた回路設計およびSpectre/HSPICEによるシミュレーション ・チップ全体ネットリストに対するテストベンチ構築、およびDirect Test用の検証ベクタ作成、実行 ■バックエンド連携・実Si近似検証(Back-Annotated Sim) ・レイアウト設計者と連携し、物理構造に起因する寄生成分(RC)の低減を指示 ・PEX(寄生抽出)後の情報を用いたBack-Annotatedシミュレーションの実施

SSD制御ソフトウェア・診断保守アプリケーション開発担当

職種/業界
組み込み・ソフトウェア・電気制御設計 / 半導体
年収
550万円~1,260万円
勤務地
神奈川県横浜市栄区

SDなどフラッシュメモリ応用製品を制御する保守・診断アプリケーションや各種応用アプリケーションの研究開発業務を担っていただきます。 顧客からの要求仕様・性能も多様化しているため、より高品質・高信頼性の製品実現に向けて取り組んでいただきます。 【具体的な仕事内容】 ・SSD制御ソフトウェア、診断・保守アプリケーションの設計・実装 ・SSD製品の性能評価・信頼性向上に向けた機能開発 ・不具合解析および改善のためのソフトウェア改修 ・要件定義から仕様策定、レビュー、検証まで一連の開発工程への参画 ・社内関連部門(ファームウェア開発、品質保証、製造など)との連携による問題解決 【使用ツール】  ・言語:C++、Python ・OS:Linux、Windows 【業務のやりがい・魅力】 ・世界中で利用される SSD 製品の品質を支えるコア技術に携われます。 ・開発した機能や改善が、製品信頼性として明確に成果へつながります。 ・ハード〜ファームウェア〜アプリケーションまで幅広い領域と関わるため、技術者として成長しやすい職場です。 ・将来的にアーキテクト、技術スペシャリストとしてのキャリア形成が可能です。

半導体プロセスエンジニア、インテグレーター

職種/業界
プロセスエンジニア / 半導体
年収
500万円~1,000万円
勤務地
滋賀県野洲市

■MMIセミコンダクター株式会社にて、半導体製造工程のプロセスエンジニアとして業務に携わっていただきます。 IGBT/FRD・CMOS・MEMSの機種展開やMEMS新製品の立上げ等にも携わっていただけるポジションです。 【具体的には】 ・半導体プロセスエンジニアとしての新製品立上げ、生産能力拡大、品質改善などの実務経験 ※入社後すぐ在籍出向となり、出向元がミツミ電機株式会社、出向先はMMIセミコンダクター株式会社となります。 (年収や待遇などは全社統一です)

生産技術・生産設備(半導体プロセス)

職種/業界
設備保全 / 半導体
年収
500万円~1,000万円
勤務地
滋賀県野洲市

■同社半導体事業部にて、生産技術・生産設備(プロセス)に携わっていただきます。 【具体的には】 ・半導体プロセス技術 ※入社後すぐ在籍出向となり、出向元がミツミ電機株式会社、出向先はMMIセミコンダクター株式会社となります。 (年収や待遇などは全社統一です)

品質マネジメントプロセスエンジニア

職種/業界
品質管理 / 半導体
年収
600万円~1,300万円
勤務地
東京都千代田区

■半導体ファウンドリビジネスにおいて、ビジネス本部の立場で、受注から設計量産に至る品質マネジメントシステムの運営・管理及び高度化をご担当いただきます。 【具体的には】 ・受注~開発~量産の業務プロセスマネジメントの運営及び管理 ・上記活動の情報記録及び管理 ・上記活動に対する内部監査及び外部審査の対応 ・品質マネジメントプロセスの運営と改善 ・その他の関連業務

ニッチトップ級の機能性材料メーカーのグループ企業
ニッチトップ級の機能性材料メーカーのグループ企業

プロセス開発エンジニア<光半導体製品>

職種/業界
プロセスエンジニア / 半導体
年収
400万円~700万円
勤務地
北海道

■光半導体製品のプロセス開発・設計エンジニアとして、下記業務を担当していただきます。 【具体的には】 ■光半導体 生産ライン・プロセス立ち上げ・スペックイン ・通信用光半導体チップ製品の量産ライン設備立ち上げ、担当プロセスの量産条件確立、試作~量産導入 ・顧客SPEC IN(技術課題・品質課題の解決、制御技術確立) ■プロセス開発/要素技術開発 ・自動化/合理化プロセス開発、新規生産設備 量産導入 ・4M導入イベント、設計書改訂(評価結果報告、標準書/QC工程ドキュメント類作成登録) ■製造支援業務 ・生産品質・設備トラブルの原因調査/対策 ・歩留改善

ニッチトップ級の機能性材料メーカーのグループ企業
ニッチトップ級の機能性材料メーカーのグループ企業

プロセス開発エンジニア<光半導体製品>

職種/業界
プロセスエンジニア / 半導体
年収
400万円~700万円
勤務地
宮城県

■光半導体製品のプロセス開発・設計エンジニアとして、下記業務を担当していただきます。 【具体的には】 ■光半導体 生産ライン・プロセス立ち上げ・スペックイン ・通信用光半導体チップ製品の量産ライン設備立ち上げ、担当プロセスの量産条件確立、試作~量産導入 ・顧客SPEC IN(技術課題・品質課題の解決、制御技術確立) ■プロセス開発/要素技術開発 ・自動化/合理化プロセス開発、新規生産設備 量産導入 ・4M導入イベント、設計書改訂(評価結果報告、標準書/QC工程ドキュメント類作成登録) ■製造支援業務 ・生産品質・設備トラブルの原因調査/対策 ・歩留改善

先端半導体の開発・製造を目指す、日系の半導体メーカー
先端半導体の開発・製造を目指す、日系の半導体メーカー

在庫管理リーダー/メンバー

職種/業界
生産管理 / 半導体
年収
400万円~900万円
勤務地
北海道

■同社が外部委託する材料・製品倉庫の在庫管理、および業務委託業者に対する管理を担当していただきます。 【具体的には】 ・在庫棚卸作業の効率化検討 ・在庫管理の自動化検討 ・倉庫業務を委託する業者の管理 ・材料貨物の入出庫、製品の入出庫の管理

CDK(Chip Design Kit)設計フロー・技術開発

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

Chip設計に関するフロー開発と関連した最先端プロセス設計に必要な要素技術、ユーティリティの開発を担当していただきます。 【具体的には】 RTL-GDSまでの設計フローについて、リファレンスとなるフローの開発と各工程で必要となる技術をEDAベンダと協力して構築していただきます。また顧客に提供したフローについてのサポートも対応いただきます。チップレット設計とも連携したフローの構築を担当していただきます。

半導体測定ラボエンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市

2nm世代の先端ロジック開発におけるデバイス測定業務を担っていただきます。 【具体的には】 ・半導体デバイスのI-V、 C-V、RF S-para、ノイズなどの電気的特性測定および解析業務 ・測定装置やシステムの調整・管理・保守 ・測定データの収集・解析・報告 ・チームメンバーと協力して測定ラボ装置のダウンタイム低減と効率良いラボ運営 下記に挙げる装置の一部または全部を扱える方を歓迎しています。(現在未経験だとしてもこれらに興味があり、将来的にこれらの専門性を身に着けて業務していただけるやる気のある方も大歓迎です。) ■半導体パラメータアナライザー ■パラメトリックテスター ■容量計 ■周波数カウンタ ■フルオートプローバー ■セミオートプローバー ■1/fノイズ測定器 ■熱雑音測定器 ■高周波プローブ ■ネットワークアナライザー

メモリマクロ開発<揮発性メモリ>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

メモリマクロ(揮発性メモリ)開発を担当して頂きます。 【具体的には】 冗長ガイドライン策定、メモリ設計・評価、Yield改善提案など、メモリマクロに関する業務で活躍していただきます。Chip設計サポート、IPベンダーとの交渉も対応していただきます。

MASKエンジニア

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

下記業務をご担当いただきます。 【具体的には】 ・Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf: CD(Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF (またはフレーム/スクライブ) 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release:マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。

testsite coordinator

職種/業界
プロセスエンジニア / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

下記業務をご担当いただきます。 【具体的には】 プロセス/デバイス開発用テストチップのスケジュール立案の他、プロセス技術チーム、デバイス技術チーム、試作ライン、デザインチームとの調整など、テストチップ策定および実行のあらゆる側面でご活躍頂きます。

半導体パッケージ設計エンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市

下記業務をご担当いただきます。 【具体的には】 【1】アドバンスドパッケージ(2.5D/2.xD/3D等)の最適構造検討・提案・仕様整合をお客様の要求をヒアリングしながら行って頂きます。商談初期から量産まで幅広く関与していただくポジションです。 【2】チップレット技術の実現に不可欠な高速インターフェイス(HBM、UCIe、SerDesなど)に関する標準化活動や社内外のロードマップ策定を行っていただきます。 上記の実務経験がなくても、入社してからOJTを通じて経験を積んで頂きます。

デバイス開発用TEG設計エンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

2nmプロセス及びそれ以降の世代においけるデバイス開発及びプロセス評価用TEGのLayout等の業務全般をご担当いただきます。 【具体的には】 デバイス開発ではトランジスタ特性(電気特性、各種Layout依存性)や抵抗及び容量素子、プロセス評価において各種依存性や異常をモニターするTEGの構想とCADを用いたTEGの作成をいただきます。経験等を考慮し、作成したTEGの配置からマスク作成用GDSデータの作成までの一連の業務を担当していただきます。

モデリングエンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地

同チームのメンバーとして、多様な設計ニーズを持つ顧客がAI(人工知能)アプリケーション向けの製品を実現できるよう、業界最先端のプロセス技術の共同最適化(Co-optimization)の最前線に立っていただきます。コンパクトモデリング・チームは、プロセス開発チームとの設計インターフェースとしての役割を果たし、すべての新しい同社プロセスにおいて、設計とプロセスの主要な相互作用を構築しています。 【具体的には】 高度にインタラクティブなチーム環境において、多様な回路設計環境下でシリコン性能を極めて正確に再現するため、SPICEレベルのシミュレーションに向けた各種デバイスモデルのソフトウェア開発および維持管理を行っていただきます。 ・同社のPDKでサポートされている業界標準の回路シミュレーションツールにおいて、コンパクト/SPICEデバイスモデルのコードおよび方程式の開発・維持管理。 ・モデルパラメータ抽出、新技術開発、およびシリコンプロセス制御モニター(PCM)のためのテスト構造の開発・維持管理。 ・技術開発チームおよびEnablementチームと密接に連携し、高品質なモデルを提供。

PDK開発エンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地

同社の革新的なプロセス技術を外部顧客が活用できるようにするため、業界標準のEDAツールを用いたPDKコンポーネントの開発・提供・サポートを行っていただきます。 【具体的には】 ・PDK開発:DRC(デザインルールチェック)、LVS(回路図・レイアウト照合)、RC抽出(寄生容量・抵抗抽出)などのソフトウェア開発と保守 ・QAとフロー改善:PDKおよびPDK-QAフローの構築・維持・改善 ・連携とサポート:外部顧客や内部デザイナーへの技術サポート、およびEDA/IPベンダーや技術開発チームとの共同作業

DFT設計・開発エンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

半導体製品のDFT( Design for Testability)設計・開発業務を担当いただきます。製品の品質向上と歩留まり改善を目的とし、以下の業務を遂行していただきます。 【具体的には】 ・DFT設計手法の開発およびDFT回路設計 ・テスト構造の設計・実装(Scan、BIST、MBISTなど) ・故障診断・解析、歩留まり解析の支援 ・EDAベンダーとの技術的な交渉・調整 ・テスト仕様の策定および設計フローへの組み込み

デジタルチップ設計エンジニア<標準セル開発 & DTCO>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO(Design Technology Co-Optimization)活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA(電力・性能・面積)ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション(特性評価)、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。

テストチップ設計エンジニア<物理設計・PPA解析>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド(BE)実装および関連フローの開発:チップレベルのプランニング、PG(電源/接地)ネットワーク設計から、フロアプラン、配置(Place)、CTS(クロックツリー合成)、配線(Route)、電力解析(PDNAサインオフ)、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発:バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク:詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。

Chip Implementation EDA Flow 開発エンジニア

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化(Enablement) ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD/EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。

先端半導体の開発・製造を目指す、日系の半導体メーカー
先端半導体の開発・製造を目指す、日系の半導体メーカー

半導体製造管理 リーダー/メンバー

職種/業界
生産管理 / 半導体
年収
400万円~900万円
勤務地
北海道

■マネージャーの指導の元、製造現場における生産活動の管理・監督業務を担当していただきます。現場作業者・オペレーターとの連携を図りながら、品質・納期・安全の確保を推進していただきます。 【具体的には】 ・原価管理、量産用・試作用のロット手配、振出手配 ・生産活動の運営(チョコ停対策、材料振出手配、ロット手配(量産用、試作用)) ・産業廃棄物の出荷・処理依頼と管理 ・製造現場の作業者・オペレーターの管理・指導 ・生産計画の立案・進捗管理 ・品質管理活動(QCサークルの推進、工程改善など) ・作業標準書・規程書の整備・運用 ・安全衛生管理の実施 ・他部門(営業・技術・品質保証など)との連携・調整 ・現場課題の抽出と改善活動の推進

DFTエンジニア

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT(Design-for-Test:テスト容易化設計)実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG(自動テストパターン生成)、メモリBIST(自己診断テスト)などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計:テストチップ向けのDFTアーキテクチャ(スキャン、バウンダリスキャン、メモリBIST)の定義と実装 ・検証:実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化:テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携:RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価: ATPG/MBISTパターンの作成・検証、実チップ(シリコン)の立ち上げおよびデバッグ支援 ・解析: シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり(イールド)を改善 ・EDA連携: ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善

貼合技術開発エンジニア

職種/業界
プロセスエンジニア / 半導体
年収
600万円~1,000万円
勤務地
北海道千歳市

下記業務をご担当いただきます。 【具体的には】 ・半導体製造工程における貼合技術の研究・開発 ・貼合プロセス条件の検討・最適化 ・新規材料やプロセスの評価・導入検討 ・貼合工程における品質改善・歩留まり向上活動 ・実験データの収集・解析、技術レポート作成 ・設計部門・製造部門との連携による工程改善活動

先端半導体の開発・製造を目指す、日系の半導体メーカー
先端半導体の開発・製造を目指す、日系の半導体メーカー

半導体製造管理シニアマネージャー/マネージャー

職種/業界
生産管理 / 半導体
年収
1,000万円~1,400万円
勤務地
北海道

■半導体製造(前工程・後工程いずれか)のマネジメントを担っていただきます。現場の安定稼働・品質向上・人材育成・工程改善など、製造部門の中核として活躍することが期待されています。 【具体的には】 ・製造部門の統括管理(人員配置、工程管理、設備管理):原価管理、量産用・試作用のロット手配、振出手配、生産活動の運営(チョコ停対策、産業廃棄物の出荷・処理依頼と管理等 ・製造課長・現場リーダーとの連携による業務推進 ・生産性向上・歩留まり改善・品質安定化のための施策立案・実行 ・製造工程の改善活動(QCサークル、5S、カイゼン活動など) ・製造関連規程・標準書の整備と運用 ・安全衛生管理の推進 ・他部門(技術、品質保証、営業など)との連携・調整 ・部門社員の育成・評価・指導

Foundation IP(スタンダードセル)開発・管理

職種/業界
電気回路設計 / 半導体
年収
600万円~1,200万円
勤務地
東京都千代田区

Chipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。 【具体的には】 設計フローの構築、設計サポート、Sign Off Recommendation(STA、EMIRなど)作成、リキャラクタライズなど広範囲で活躍していただきます。

半導体テストチップのレイアウト設計<アナログ>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。

TEGレイアウト<デジタル>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。

SPICEモデリング

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

下記業務をご担当いただきます。 【具体的には】 2nm世代、及びBeyond 2nmのCMOSトランジスタおよび受動素子のデバイスモデリング、SPICEモデル開発を担っていただきます。デバイス開発チームとの議論、モデリング用のTEG(Test Element Group)開発、デバイスの測定と評価の業務も含まれます。 【使用ツール】 Keysight MBP/ICCAP、HSPICE、Spectre、(Cadence virtuoso 等レイアウトツール)

...

...

サービス紹介

コンサルタント紹介転職サポート申込お問い合わせ

業界/職種別特集

[IT・通信]

[製造業]

メーカー (機械・電気)

[自動車販売・整備]

勤務地から求人を探す

[北海道エリア]
北海道
[東北エリア]
青森県岩手県宮城県秋田県山形県福島県

年収から求人を探す