【テストチップ設計エンジニア＜物理設計・PPA解析＞】Rapidus株式会社（北海道千歳市）の求人情報

テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。

※下記いずれも必須 ・デジタル・バックエンドIC設計における5年以上の実務経験（物理設計およびサインオフに重点を置いた経験） ・電力解析（PDNAサインオフ）および静的タイミング解析（STA）の実務経験 ・設計自動化およびフロー開発のためのスクリプト言語（例：Tcl、Python、Perl）の経験 ・物理設計フロー全体（フロアプラン、パワーグリッド設計、配置、CTS、配線、物理検証[DRC／LVS／Antenna]）における確かな専門知識 ・業界標準の物理設計用EDAツール（例：Cadence Innovus、Synopsys Fusion Compiler、PrimeTime、RedHawk、Calibre）の習熟 ・先端CMOSプロセス技術と、それが物理設計に与える影響に関する深い理解 ・ビジネスレベルの英語力（海外のエンジニアと技術的な議論ができること）

・ファウンドリ環境でのテストチップ設計またはIP開発の経験、カスタムレイアウト設計または標準セルライブラリ開発の経験 ・プロジェクトリーダーシップまたはメンターとしての経験、カスタム設計手法やCADユーティリティの開発経験 ・先端テクノロジーノード（7nm、5nm、3nmなど）に関する知識、FinFETまたはGAAFETアーキテクチャに関する知識 ・物理設計の観点からの信頼性問題（EM、IRドロップ、ESDなど）に関する理解

・革新を追求し、複雑な技術的課題を解決することに強い意欲を持っている方 ・優れた分析力と問題解決能力、および細部への鋭い注意力をお持ちの方 ・異なる地域にまたがる部門横断的なチームと効果的に連携できる方 ・高品質で信頼性の高い設計を提供することに責任を持てる方、常に新しい技術や手法を学び、適応しようとする姿勢がある方 ・複雑な技術的概念を明確に説明できる方

※諸手当、福利厚生は雇用形態等諸条件により、適用外の場合があります。詳しくはコンサルタントまでお問い合わせ下さい。 ※現職水準を考慮して決定