仕事内容

Signal Integrityを向上させ、CPUの性能を最大限引き出すことが同プロジェクトのミッションです。CPUパッケージ及びプリント基板の高速信号配線の設計仕様決定と実機での評価を担当いただきます。【具体的には】・ASICベンダ／IPベンダとの技術ディスカッション、仕様擦り合わせ・Signal Integrity解析とCPUパッケージ・プリント基板の設計仕様決定・CPUパッケージ及びプリント基板の設計データ確認・修正対応・CPU評価機でのSignal Integrity評価・開発〜実機検証フェーズにおける技術課題の抽出・対応【このポジションの魅力】世界トップクラスのCPU性能を目指すプロジェクトであり、自身が関わった技術や判断が、グローバルレベルで注目されるCPUの性能や品質に直結する点は、同開発プロジェクトならではの大きな魅力です。また、最先端パッケージ技術と密接に結びつきながら、チップ・パッケージ・ボードを跨いだ高速信号品質の最適化に取り組む業務のため、技術力を総合的に高められる点も魅力の一つです。CPUの高速伝送技術について、開発初期段階の仕様検討から実機検証までを同プロジェクトで行っているため、検討した仕様が形になるまでのプロセスを実感できるため、技術者としての達成感とやりがいを得ることができます。

必要な経験・資格

必須要件

※下記いずれも必須・Power Integrity／Signal Integrity開発の実務経験（5年以上）・プロジェクトリーダー経験（2年以上）・ビジネス会話レベルの英語力

歓迎要件

・高性能半導体デバイスにおけるPower Integrity／Signal Integrity開発の実務経験・プリント基板設計経験・ASICベンダ又はIPベンダとの交渉経験・AI活用スキル・英語力（海外ベンダとの技術的議論が可能なレベル）

給与

年収620万円～

※職責に応じさらに高い処遇を設定

給与形態

月給制

昇給

1回

賞与

2回

諸手当

通勤手当、時間外勤務手当

雇用条件

雇用形態

正社員

勤務時間

フレックスタイム制

就業時間

8:45〜17:30

平均残業時間

月30時間

勤務地

神奈川県

転勤

場合によりあり

マイカー通勤

ー

休日・休暇

年間125日／（内訳）完全週休2日制（土日祝）、年末年始、有給休暇（初年度20日、最大40日）、積立休暇（20日を限度として積立ができ、一定の目的（私傷病、ボランティア活動、子の看護、家族の介護、不妊治療など）に利用することが可能）、リフレッシュ休暇、特別休暇、育児休暇、介護休暇、他

年間休日125日以上

待遇・福利厚生

健康保険、雇用保険、労災保険、厚生年金通勤費補助、団体保険制度、ファミリーアシスト給付（家族手当）、住宅支援（家賃補助・寮・持家支援・転貸管理サービス等）、カフェテリアプラン、事業所内保育所（3カ所）、従業員持株会、財形貯蓄、財形奨励金、富士通企業年金制度、確定拠出年金制度、各種保養施設、スポーツクラブ利用費用補助、婦人科健診費用補助

教育・研修

OJT研修、他

会社概要

会社名

東証プライム、ICT分野に強みを持つ日系総合電機メーカー

平均年齢

43歳

事業内容・沿革

■システムインテグレーション、コンサルティング、アウトソーシングサービス、クラウドサービス、ネットワークサービスなど

企業の特徴

【概要・特徴】創業80年以上、東証プライム上場の総合電機メーカー。世界150カ国以上で300社以上のグループ会社を有し、グローバルに事業を展開しています。 ICTサービス市場の売上高において国内トップクラス、世界でもトップ10内の実績があります。【強み】実績に基づく知見の広さと実践的なノウハウが強みです。顧客の事業やニーズに合わせたICTシステムの提供において、豊富な実績を保有。業種別シェアでは、製造業、流通、通信・メディア・サービス、公共、官公庁および金融でトップクラスです。【職場環境】全社員を対象にテレワーク勤務制度を導入しており、場所にとらわれず、ICTを利用した安心・安全な環境で働くことができます。近年の残業時間は全社平均で毎月約25時間。また、育児休職後の復職率はほぼ100％で、男性の利用者も増えています。平均勤続年数は約20年です。