半導体/年収1200万円以上/年間休日120日以上の求人・転職・中途採用情報
高速デジタル回路設計・検証
■NANDコントローラLSIに搭載する高速シリアルI/Fのデジタル回路設計・検証を担当していただきます。 【具体的には】 高速シリアルI/Fコントローラ(プロトコル層)に関する以下の業務を担っていただきます。 ■システムアーキテクチャ設計・要件定義: ・高速シリアルI/F規格に基づく内部構造(アーキテクチャ)の定義 ・PPA(性能・電力・面積)最適化、CDC考慮、スループット最大化の検討 ■ デジタル回路設計(RTL設計)」: ・Verilog/SystemVerilogを用いた、プロトコルスタックの論理設計および実装 ・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用 ■UVMを用いた検証: ・UVM検証環境を用いて、プロトコル動作を網羅的に検証 ■開発リーダー業務 ・プロトコル仕様の確定から設計完了までのマイルストーン・進捗管理 ・プロトコル階層間の整合性をとるため アナログPHY担当やFW担当との技術インターフェース調整 ・設計レビューおよび若手メンバーの技術指導
プロジェクトマネジメント<クライアントSSD製品開発>
■cSSDの開発推進において、以下のような多岐にわたる業務を含めたプロジェクトリーディングを担当いただきます。 【具体的には】 1)製品の設計や試作:新規SSD製品の商品企画から設計・試作・評価・認定までの開発プロセスをリード 2)テストプログラムの作成および評価:製品の初期特性評価や信頼性評価を行い、製品が市場に出る前に十分な品質を確保し、評価結果を基に改善策を提案 3)サンプルの倉入れと不良解析:試作したサンプルの管理や、不良品の解析を行い量産に向けた準備を整える 4)量産性の判断と製品移管:製品の量産性を評価し、量産ラインへの製品移管をスムーズに進めるための支援 5)顧客認定の取得:製品が顧客の要件を満たすために、必要な認定を取得するプロセスをサポート ※上記に加えて、当社の海外子会社や各部門との協力を通じて製品開発の実現を目指していただきます。 【業務のやりがい・魅力】 cSSDの開発は1年以上に及びますが、開発キックオフから顧客認定、量産までのプロジェクトマネージメントを実施し、顧客認定を取得後にPC OEMの新規PCに搭載され、売上が立つことで会社への貢献、世の中への貢献を感じることができます。昨今では、AIが搭載されたPCが主流となってきており、今後、この流れは加速していきます。このような新たなマーケットトレンド、技術トレンドを意識し、顧客が必要とするSSDを開発し、世の中に新たな価値を提供することが可能です。 【技術優位性】 PC OEM向けには10~20%程度のシェアを実現しており、一部のPC OEMでは約30%のシェアを達成しております。技術的には当社の最先端のBiCS FLASHを活用することで、高性能、低消費電力のSSD開発を実現しています。
選定・調達戦略エンジニア
■社外調達SSDコントローラSoCに関して、以下の一連の業務を担当いただきます。 【具体的には】 A)SoC採用/調達戦略・計画の策定:直近および中期的な採用戦略・計画の立案 B)ベンダとの情報交換・議論:定期的な打ち合わせを通じた、ロードマップ、開発進捗、将来技術、業界動向、品質改善等に関する情報交換、要求提示、議論 C)コントローラSoCの選定:要求仕様の作成、ベンダ回答の吟味、最終的な採用判断 D)開発・顧客対応チームのサポート: ・コントローラベンダとの円滑なコミュニケーション ・各種技術情報、課題、不具合情報(不具合メカニズム、原因、対策、再発・未然防止策、解析レポート等)、品質要求、スケジュール等の情報収集、要求提示、議論、確認 ・収集した情報の社内チームへのフィードバック E)レビューおよび実務・交渉対応: ・採用したコントローラSoCのレビュー ・自身主導での交渉、議論、問い合わせ対応 F) チームマネジメント(入社3年程度を目安に移行):組織の成長に伴う、SoCチームのマネジメント業務(業務管理、メンバー育成、戦略の進捗管理など)
企業情報を見る
QAQC
■仕事概要 メモリデバイス製造工程の工程品質管理を他部門(プロセス、製品技術等)と連携しながら継続的改善のPDCAを実行していただきます。異常管理、IQC(Inline Quality Control) , TEG(Test Element Group)のCpk/SPCモニタリング、変更管理、FMEA活用等を推進します。EES(Equipment Engineering System)や、FDC(Fault Detection Classification)を用いたリアルタイム監視環境、並びにBig Data, AIを活用したデータベースから、分析結果を対策に繋げることにより、お客様の求めるレベルを超える品質の実現に繋げていただきます。 また、メモリデバイスの品質保証のため、製造工程で発生した品質問題の原因究明と是正、並びに信頼性評価や試験データを調査し製品処置を決めて行きます。 製品処置については、海外工場やUS本社と連携しながら対応しております。 ■具体的には ・統計的工程監視、工程能力評価 ・リアルタイムモニター ・品質マネジメントシステム、文書管理 ・工程変更の管理 ・品質問題発生時の製品処置 ・データベース構築、活用 【ポジションの魅力】 現在は、半導体製造工程等で発生する膨大なデータ解析から、不良現象等を解明し、歩留り向上のために製造工程にフィードバックしています。将来的には、リアルタイムでデータを抽出し、不良を「予防」することも視野に入れるなど、技術を磨ける環境です。自身の仕事がダイレクトに高性能製品の反映される仕事になります。
研究開発<先端半導体前工程プロセス>
OCTRAMを始めとした先端デバイスを製造するための新プロセス開発に従事していただきます。 デバイス形状を造るリソグラフィ、ドライ加工、ウェット、CMPなどのプロセス、及びデバイス特性を司る絶縁膜成膜、導電体成膜などのプロセスが対象となります。 【具体的には】 ■先端デバイスを開発するためにデバイスグループやインテグレーショングループと連携して業務を行っていただきます。 ■300mmウェハでのデバイス・ロットを流すためにプロセス条件出しや環境整備を行っていただきます。 ■工程で課題のあるプロセスについては課題の要因を抽出、解決するための物理モデル構築、それらのモデルを検証するために物理分析や化学分析を活用していただきます。 ■課題の要因が理解できたところで、対策プロセスを立案し、その結果を確認していただきます。また、先端デバイスでは既存の装置では実現できない新規のプロセスが必要となります。新プロセスを実現するために装置メーカーとの共同開発、新規設備の導入をすることもあります。 【使用ツール】 半導体前工程の300mmウェハ装置を主に使用してプロセス開発を行います。 クリーンルームでの作業もありますが、作業担当の方に依頼することが可能です。 【業務のやりがい・魅力】 世の中にアピールすることができる消費電力が低い新メモリデバイスを開発しています。製品化を実現できれば、会社のビジネス拡大に寄与することができます。 さらには低消費電力のデバイス利用が拡大することで膨大な電力を消費するデータセンターの消費電力を削減し、社会貢献することができます。
アカウント営業<ネットワークスカンパニー>
■ネットワークス事業において幅広い最先端商材を組み合わせ、顧客の課題起点で提案を組み上げていくアカウント営業を担当していただきます。 【具体的には】 大手/重点顧客を担当し、経営層から現場まで信頼関係を構築します。アカウントSEと連携し、提案から受注、フォローアップまでを一貫してリード、顧客サイバーセキュリティのリスクや、コンプライアンス課題に伴走した提案を行っていただきます。 ・アカウントプランニング、顧客戦略立案 ・大手エンドユーザー企業への課題ヒアリングとソリューション提案 ・導入後のフォローアップ(導入効果の確認、新たな課題テーマの発掘) ・市場・技術動向のキャッチアップ 【業務の魅力】 ・日本を代表する企業の経営課題に向き合えます。担当いただくのは大手の顧客となり、サイバーセキュリティを経営課題としてとらえている企業の課題解決のご支援を関わっていただけます。 ・課題解決型営業、特定製品の販売ではなく、顧客課題から逆算し、最適なソリューションを組合わせて提案します。顧客の中長期戦略に入り込む、アカウント営業となります。
物理設計エンジニア
■物理設計エンジニアは、集積回路(IC)の物理的なレイアウトを設計し、製造プロセスに適した最適なレイアウトを確保します。 タイミング、電力消費、面積、および製造の実現可能性を考慮しながら、IC設計の実装を担当します。 【具体的には】 1. 論理設計から物理設計への変換: RTLコードからのネットリストを受け取り、物理設計への変換を行う。 フロアプランニング、パワープランニング、クロックツリー合成(CTS)を行う。 2. タイミングクロージャー: タイミング解析を行い、静的タイミング解析(STA)ツールを用いてタイミングクロージャーを達成する。 セットアップ、ホールドタイム、遅延の最適化を実施する。 3. 電力解析と最適化: - 電力解析を実施し、消費電力の最小化を図る。- 電力グリッド設計およびIRドロップ解析を行う。 4. 設計ルールチェック(DRC)およびレイアウト対回路チェック(LVS): DRCおよびLVSツールを用いて、設計が製造可能なものであることを確認する。 レイアウトの修正および最適化を行う。 5. クロックツリー合成(CTS)および信号整合性(SI)解析: クロックツリーの設計および最適化を行う。信号整合性解析を実施し、クロストークやEMIの問題を解決する。 6. 物理設計ツールの使用:Cadence、Synopsys、Mentor GraphicsなどのEDAツールを使用して、物理設計を行う。
メモリ設計エンジニア
■同社にて下記業務を担当していただきます。 ・メモリアーキテクチャ設計(SRAM、DRAM、MRAM、RRAM、PCRAM、および組み込みフラッシュメモリ[eFlash])。 ・読み出し(Read)および書き込み(Write)のクリティカルパス設計と解析。 ・主要な構成ブロック(センスアンプなどのセンシング回路、アナログ回路、高電圧回路、DFT[テスト容易化設計])の設計。 ・チップレベルの設計検証。 ・組み込み型不揮発性メモリ(eNVM)コンパイラの開発および製品化。 ・プロダクトエンジニアや信頼性エンジニアと連携した、実シリコン(試作チップ)の特性評価および信頼性認定の実施。
レイアウト設計エンジニア
■同社にて下記業務を担当していただきます。 ・RDR(制限付きデザインルール)の最適化。 ・先端テクノロジーにおける、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPの開発。 ・メモリIP、コンパイラ、およびテストビークル(評価用試作チップ)の開発。 ・スタンダードセル、I/Oライブラリ、およびアナログIPの開発。 ・面積(コスト)と性能における、デザインルールのトレードオフの提示・評価。 ・面積に対するRDRの影響を低減するための、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPのレイアウトソリューションの考案。
スタンダードセル設計エンジニア
■同社にて下記業務を担当していただきます。 ・スタンダードセルの回路要件の定義、および回路図(回路設計)からレイアウト、検証に至る一連の設計作業の完遂。 ・HspiceやSpectreなどの業界標準シミュレーションツールを用いた、ディープサブミクロンCMOSテクノロジーの回路設計(回路図作成)。 ・TSMCのプロセス技術において最適なPPA(性能・電力・面積)を達成するための回路最適化。 ・最先端テクノロジーノードにおける回路設計のパスファインディング(先行検討・方向性の探索)および革新。 ・IoTアプリケーション向けのサブスレッショルド(サブ閾値)電圧回路設計。 ・レイアウトエンジニアと連携し、速度、電力、およびEMIR(エレクトロマイグレーション&IRドロップ)に対して最適化されたアーキテクチャの定義。
企業情報を見る
デザインエンジニア <ロジック回路/メモリ半導体>
同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのロジック回路設計設計を担当していただきます。 【具体的には】 ■NAND型フラッシュメモリLSIのロジック回路設計 - RTLデザインとVerilogによる検証、RTLリント、CDC(Clock Domain Crossing)分析、タイミング解析とタイミング収束、チップのDFT設計及び検証 - コマンドデコーダおよびコマンドに従って信号を発生するシーケンサなどを含むロジック回路 - NANDフラッシュメモリのコア部を制御するためのステートマシンなどを含むロジック回路設計 - 高速データパスや外部とのインターフェースを制御するための制御ロジック回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能・仕様の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
企業情報を見る
デザインエンジニア <アナログ回路/メモリ半導体>
同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのアナログ回路設計設計を担当していただきます。 【具体的には】 ■ NAND型フラッシュメモリLSI回路設計、特に以下のうち1つもしくは複数のモジュールに関わる回路設計 - セルアレイに付随するセンスアンプやワード線ドライバ、もしくはそれらに直接つながるスイッチング回路、デコーダ回路などを含むコア回路設計 - チップ内部での高速低消費電力データパス回路設計 - チップ外部とのデータ・コマンドをやり取りする高速インターフェース回路設計 - 内部データの高速演算とデータ転送を実現するMixed Signal回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
企業情報を見る
人材開発マネージャー
■同社の Talent, Development and Inclusionチームでは、組織としての競争力を維持するために必要な能力開発を担当します。同ポジションは、日本における学習ニーズの把握から企画・実行までを一貫して担当し、グローバルの優先事項を日本のビジネス環境に適した形で落とし込み、全社員の能力向上を支援します。また、同ポジションは APACの Talent Development and Inclusion Director にレポートし、グローバルチームと連携しながら、日本国内の全組織に対する学習・人材開発をリードする重要な役割です。 【具体的には】 ・ビジネスリーダーと連携し、日本における学習ニーズをグローバルの優先事項や組織変革の方向性との調整 ・HRBPなどの日本のHRチームと協働し、日本特有の課題に対応したプログラムを企画 ・シニアステークホルダーに対し、事業成果に直結する能力開発・研修の提案 ・知識・スキル・行動面のギャップを分析し、短期・中長期の学習ロードマップの策定 ・対面/オンライン研修やEラーニングなどの複合的学習ソリューションを設計・提供 ・日本語/英語での研修を実施し、グローバル教材を日本の慣習に合わせてローカライズ ・研修効果を定量・定性指標で測定し、日本のHRチームと連携して改善を推進 ・グローバル Talent Development and Inclusion チームと協働し、日本市場の知見を提供しつつ、グローバル基準に沿った学習フレームワークの展開 ・外部ベンダーを選定・管理し、日本向けに提供されるコンテンツの品質と適合性の担保
エンタープライズSSDファームウェアテスト
■同社にて、下記業務を担当していただきます。 【具体的には】 エンタープライズSSD開発に参画し、SSDコントローラのファームウェアをテストする業務を担当していただきます。 主な開発フローは下記の通りです。 ■ 製品企画部門から発行される製品要求仕様から必要なテスト項目を検討 ■ (新規要求がある場合)新規要求を確認するためのテスト仕様書を作成し、テストプログラムを実装 ■ テストプログラムを国内/海外テスト拠点に展開し、テストを実施する(テストプログラムを実行) ■ 検出した不具合を報告し、国内/海外のファームウェアチーム等の関係者と協力し、解決まで導く ■ 全てのテスト結果を集計し、テスト結果レビュー会にて報告し、製品の品質を総合的に判定する
決算・会計企画/ガバナンス担当
■日本基準に基づく決算業務全般をご担当いただきます。 【具体的には】 主計部における会計・決算のプロフェッショナルとして、財務諸表作成のみならず、単体決算の会計処理の検討を含む会計業務全般を幅広くご担当いただきます。 ・日本基準に基づく決算業務、グループ会社からの会計相談 ・償却資産税等の固定資産管理業務 ・会計処理検討及び法定書類作成:日本基準に基づく会社法計算書類 ・新規会計基準の導入検討及び社内の業務フローへの反映 ・会計方針の策定、経理規定の策定、会計コンプライアンス、経理部門及び他部門への経理教育 ・会計ガバナンス体制の構築~強化 ・J-SOX:文書整備、運用、監査の取り纏め、グループ全体のJ-SOX推進 ・RPAなどのITツールを使用した経理業務の効率化及び分析の高度化 【想定されるキャリアパス】 入社後は単体決算業務を起点に、会計方針の策定や新会計基準の導入、J-SOX推進、グループ会社からの会計相談対応など、主計領域全体を横断的に経験いただきます。 これらの経験を通じて、単なる決算担当にとどまらず、会計基準の適用判断や業務フロー設計を担う“会計プロフェッショナル”へと成長いただき、将来的には会計ガバナンスを牽引する役割を担っていただくことが期待されています。
ファームウェア開発担当(設計/評価)
エンタープライズ、データセンター及びAIサーバ向けSSDのファームウェア開発担当として、下記業務をご担当いただきます。 ファームウェアの開発は、機能毎で複数のチームに分割して進めているため、いずれかのチームにて業務を行っていただきます。 【具体的には】 ■設計業務 ・初期:SSDアーキテクチャおよびファームウェア構造の理解 ・担当モジュール開発:機能設計、コーディング、デバッグ ・仕様管理:各種関連ドキュメントの作成 ■評価業務 ・初期:SSDアーキテクチャおよびファームウェア構造の理解 ・計画策定:設計者と連携した評価計画の立案 ・テスト実行:テストコードの作成・実行 ・品質管理:不具合や問題点の調査・分析 【使用ツール】 C/C++, Python, AIツール Linux、Windows、Redmine. Jira、Jenkins 等
SSD制御ソフトウェア・診断保守アプリケーション開発担当
SDなどフラッシュメモリ応用製品を制御する保守・診断アプリケーションや各種応用アプリケーションの研究開発業務を担っていただきます。 顧客からの要求仕様・性能も多様化しているため、より高品質・高信頼性の製品実現に向けて取り組んでいただきます。 【具体的な仕事内容】 ・SSD制御ソフトウェア、診断・保守アプリケーションの設計・実装 ・SSD製品の性能評価・信頼性向上に向けた機能開発 ・不具合解析および改善のためのソフトウェア改修 ・要件定義から仕様策定、レビュー、検証まで一連の開発工程への参画 ・社内関連部門(ファームウェア開発、品質保証、製造など)との連携による問題解決 【使用ツール】 ・言語:C++、Python ・OS:Linux、Windows 【業務のやりがい・魅力】 ・世界中で利用される SSD 製品の品質を支えるコア技術に携われます。 ・開発した機能や改善が、製品信頼性として明確に成果へつながります。 ・ハード〜ファームウェア〜アプリケーションまで幅広い領域と関わるため、技術者として成長しやすい職場です。 ・将来的にアーキテクト、技術スペシャリストとしてのキャリア形成が可能です。
設計開発担当<BiCS Flash Memoryチップ>
AI市場の爆発的成長に伴い、さらなる高速化・低消費電力化が求められる次世代3次元フラッシュメモリ(BiCS FLASH™)のチップ設計開発を主導いただきます。 特に、外部コントローラとのインターフェース部(PHY)からチップ内部の高速データ転送を担うデータパス回路まで、チップ全体の性能を決定づける最重要ブロックのアナログ・デジタル混在回路設計・検証が主戦場となります。 【具体的には】 ■高速I/O(アナログ/PHY)設計・仕様策定 ・JEDEC規格に準拠した次世代プロトコルの物理層(I/O Cell, PHY)設計 ・I/O、ESD保護回路を含むアナログ回路の最適化 ■高速データパス(Critical Path)の構築 ・チップ外部から受け取ったコマンド・アドレス・データを、内部の各メモリブロックへ損失なく高速転送するデータパス設計(Mux/DeMux, Buffer, Decoder等) ・タイミングバジェットが極めて厳しい環境下でのクリティカルパス設計とタイミング収束の完遂 ■フロントエンド検証(回路シミュレーション) ・Cadence Virtuoso等のツールを用いた回路設計およびSpectre/HSPICEによるシミュレーション ・チップ全体ネットリストに対するテストベンチ構築、およびDirect Test用の検証ベクタ作成、実行 ■バックエンド連携・実Si近似検証(Back-Annotated Sim) ・レイアウト設計者と連携し、物理構造に起因する寄生成分(RC)の低減を指示 ・PEX(寄生抽出)後の情報を用いたBack-Annotatedシミュレーションの実施
環境保全
■半導体製造工場の環境法令対応・環境測定、資源循環(排出物削減・有価値化)、化学物質管理、環境マネジメントシステム運用などの業務をご担当いただきます。 【具体的には】 ■環境保全対策の企画、立案および推進 ・環境データの収集、作成、管理および測定 ・排出物の資源化、廃棄物の収集、運搬、中間処理および処分 ・不良製品、部品、発生屑および資材の回収、更生、処分 ・ISO14001,ISO50001運用,環境対策を目的とした設備計画・予算措置,地域との環境コミュニケーション ・化学物質管理(新規材料評価、使用量・排出量管理) ・上記に関するDX推進 【使用ツール】 Excel,Word,PowerPoint,AIツール 【業務のやりがい・魅力】 直接的な半導体製造の業務ではありませんが、製造を支えるスタッフとして、やりがいのある職場です。 世界でも最大級・最先端の半導体工場を環境配慮型工場に変えるお仕事に取り組んでいただけます。今までの経験と知識を最大限に活かした新たな試みもチャレンジできる部署です。 【想定されるキャリアパス】 四日市工場の施設管理部門内でのジョブローテーションにて、幅広い業務経験を積むことが可能です。 また、事業環境の変化により、東京本社、キオクシア岩手への異動を含めた幅広いキャリアパスがあります。
企業情報を見る
DX・AI活用推進<SCM領域におけるデータ分析・自動化>
AIやデータを駆使して、SCM領域の効率化を推進するポジションです。 【具体的には】 ・SCM(特にSD/SCP)領域における業務効率化・高度化に向けたAI/データ活用の企画・推進 ※ SCP:Supply Chain Planning:需給計画・・・「いつ、何を、どこで、どれくらい作って(仕入れて)配置するか」を予測・計画 ※SD:Sales and Distribution:販売物流・・・「注文を受けてから、商品を顧客に届けて、代金を回収するまで」を予測・計画 ・需要予測、需給計画などの業務に対する分析・自動化ロジックの設計・実装および業務への定着推進 ・Python、BIツール、AIサービス等を活用したデータ分析・可視化・業務自動化の推進 ・業務プロセスの課題抽出およびデジタル化・標準化の推進 ・SCM担当と連携したデータドリブンな意思決定プロセスの構築
企業情報を見る
最先端ロジック半導体のビジネス開発
最先端ロジック半導体のファウンドリ事業において、EDA、IP、設計会社などの国内外のパートナーと連携したエコシステムを構築し、顧客がスムーズにテープアウト(設計完了)できるビジネス環境を整備する業務です。 具体的には、顧客やアプリケーションのニーズに応じたIPポートフォリオの戦略策定や、SoC開発におけるプロジェクトマネジメント、シャトル運営などの実務推進を担います。 さらに、設計から後工程(パッケージ)にわたるFAEとしての技術サポートも行い、技術とビジネスの両面から架け橋となって案件を成立に導く役割を果たします。 【ミッション】 ・先端ロジックファウンドリ事業において顧客がテープアウトできる環境をビジネス側から整備する ・IP・EDA・設計会社・パートナーを組み合わせ案件を成立させるための前提条件を作る 【具体的には】 ■ エコシステム構築 ・EDA/IP/設計会社との連携枠組みの設計・実装、パートナー探し、交渉等、対外発信に向けた構成整理 ■ IPビジネス戦略 ・IPポートフォリオの設計・優先順位付け、顧客/アプリ視点での要求仕様定義、Pベンダーとのビジネス条件交渉 ■ 顧客・プロジェクト推進 ・SoC案件のプロジェクトマネジメント、シャトル運営・顧客含めたスケジュール管理、海外拠点・顧客との調整/折衝 ■ 技術とビジネスの橋渡し ・SoC設計/後工程(パッケージ)技術サポート(FAE業務)、アプリケーション視点でのビジネス展開検討
企業情報を見る
ビジネス開発マネージャー
【仕事内容】 ・ファウンドリ事業におけるマーケティング戦略の企画・実行 ・市場調査、競合分析、顧客ニーズの把握 ・新規顧客開拓および既存顧客との関係強化 ・事業拡大に向けたプロモーション施策の立案 ・グローバルチームとの連携による市場調査 【ポジションにおける魅力】 ■事業拡大のコアメンバーとして挑戦できる ・事業立ち上げフェーズから参画し、自分のアイデアや戦略がそのまま事業成長に直結するポジション。会社の未来を自らの手で切り拓くダイナミズムを実感できます。 ■グローバル市場を舞台に活躍できる ・国内外の多様な顧客、パートナーと連携し、最先端の半導体ビジネスを推進していくことで世界を相手にマーケティング力を存分に発揮できます。
企業情報を見る
DFTエンジニア
■同社にて、下記の(1)または(2)または両方を担当して頂きます。 【具体的には】 (1)歩留やホットスポット解析を目的として、センサIPやDFT(*1)を顧客の設計に組み込み、歩留の低下やホットスポットの原因を故障解析を通じて特定し、前工程プロセスの改善や顧客の設計変更や推奨等の支援を行う (2)複数のダイを実装したチップレットにおいてダイ、インターポーザ、有機基板等における不良個所や電気的特性の劣化の原因を特定するセンサIPやDFT(*1)を顧客の設計に組み込み、故障解析を通じて後工程プロセスの改善や顧客の設計変更や推奨等の支援を行う (*1)DFT: Design for Test
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
インフラネットワーク運用業務
同社オフィスや工場(IIM)、データセンター、各拠点を結ぶネットワークおよび、インフラ基盤を構成する各種サーバの運用管理をご担当いただきます。 【具体的には】 ■ネットワーク機器の運用及び管理、障害対応、ユーザサポート。管理機器は、L2/L3 Swich/Router/Firewall/IPS/IDS/その他アプライアンス。 ■インフラサーバ機器の運用及び管理、障害対応、ユーザサポート。管理対象は、VDIサーバ/Proxyサーバ/バックアップサーバ/Syslogサーバ。 ■物理ファシリティの運用及び管理、障害対応、ユーザサポート。管理対象は、ラック/ケーブル/PDU/電源/空調/セキュリティ機器。 ■各協力会社のマネージメント ■新規製品・サービスの選定や導入 ■運用オペレーションフローの立案、ルール策定、各種ドキュメント作成 ■各種トラブルシューティング(不具合調査、協力会社と連携して対応方針の決定)
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
Program Manager/Project Manager
■先端ロジック技術に関するグローバルな共同開発プロジェクトにおいて、同部署内のプロジェクトマネジメント業務全般をご担当いただきます。複数部門・複数企業間にまたがる開発体制の中で、会議体運営、進捗管理、マイルストーン・KPIのトラッキング、成果物の確認などを通じて、プロジェクトの円滑な遂行と成功に貢献いただきます。 【具体的には】 ・プロジェクト計画の策定(WBS・ロードマップ・リスク管理・リソースアロケーション) ・開発マイルストーンおよび成果物(Deliverables)のトラッキングと進捗管理 ・定例会議やレビュー会議の設定/議事録作成/ファシリテーション ・海外パートナーとのコミュニケーション/調整業務 ・プロジェクトKPIの設計/モニタリング/改善提案 ・複数部門/複数プロジェクト間のタスク調整/優先順位整理 ・契約関連情報、技術成果物、知財、ドキュメントの管理 ・技術側/経営層双方とのブリッジ(状況報告・課題提起・意思決定サポート)
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
半導体工場エンジニアリング担当(機械設備)
■千歳工場における機械設備の運用・改善・保全業務を担当いただきます。 【具体的には】 建設フェーズから量産フェーズへの移行に伴い、安定稼働と効率的な設備管理を実現するための技術支援を行っていただきます。 現在IIM-1を建設中ですが、今後更にIIM-2,3,4を建設予定のため、継続的に業務が発生します。 ・空調、熱源、コンプレッサーなどのユーティリティ設備の運用・改善 ・設備の稼働状況・保全履歴の管理と予防保全の推進 ・設備トラブルの原因分析・対策立案・再発防止活動 ・建設・施工フェーズにおける技術支援(仕様確認、試運転、性能評価など) ・EPC業者・保守業者との技術折衝・契約管理 ・製造部門・環境安全部門との連携による設備改善提案
企業情報を見る
FEOLマネージャー
■同社では、まだ⽇本で開発されていない2nmのロジック半導体を開発‧製造を⾏うために、北海道千歳市にIIMと呼ぶ最先端半導体⼯場の建設しています。2027年初頭に量産開始を予定しています。半導体の前⼯程から後⼯程、そして研究開発や量産技術の確⽴を⾏うため、共に⽇本の半導体産業を盛り上げる仲間を募集しています。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務(TEGレイアウト設計含む)を担い、チーム全体のマネジメントを行っていただきます。 ・フロントエンドプロセス技術開発プロジェクトの管理を担当し、チームを率いてプロセス技術開発を推進していただきます。 ・社内他部門(デバイス、PDK、パッケージング、生産技術)や装置・材料メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを効果的にに進行していただきます。
企業情報を見る
AI/IAエンジニア
下記業務をご担当いただきます。 【具体的には】 ・AI (Artificial Intelligence)を活用した2nm世代、及びBeyond 2nm技術開発の加速と短サイクルタイム化とそのために必要なデータセットのIA (Information Architecture)の設計・構築 ・半導体専門エンジニアとの連携を図り、効果的な技術開発を遂行 技術開発の加速と短サイクルタイム化を目的として半導体技術開発と量産技術に対してデプロイを行いますので、基本的な半導体製造プロセスや計測技術、生産方式の知見を習得していただきます。
企業情報を見る
デバイス開発用TEG設計マネージャ
■同社にて、下記業務を担当していただきます。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEG設計の全体管理を担当し、チームを率いてTEG設計方針を決め開発を推進 ・部門内エキスパート及び他部門(デバイス、TCAD、プロセスインテグレーション、ビッグデータ解析、PDK、パッケージング、開発企画)との密な連携を図り、開発を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを円滑に進行 ・DTCOやIIMで生成される数々のインラインデータを基にしたData driven learning iterationとの相乗効果を生みながら、より高度な2nm世代、及びBeyond 2nm世代の技術開発基盤を支える創造的TEG設計を指揮
...
...