キャリアを相談する無料
求人検索

神奈川県/半導体設計/年収1100万円以上の求人・転職・中途採用情報

公開求人37件中 1〜37件表示
Global Unichip Japan株式会社
Global Unichip Japan株式会社

企業情報を見る

レイアウト設計エンジニア

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
600万円~1,500万円
勤務地
神奈川県横浜市西区

ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当いただきます。フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。 【具体的には】 社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトをリーダーとして、前に進めたい方に適したポジションです。ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担っていただきます。フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。

求人詳細を見る

レイアウト設計 技術マネージャー

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~2,000万円
勤務地
神奈川県横浜市西区

ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当いただきます。フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。この業務では、社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトを前に進めたい方に適したポジションです。 【具体的には】 ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担います。フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当しています。

ASIC /SoC - FED設計エンジニア

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
600万円~1,500万円
勤務地
神奈川県横浜市西区

論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析(STA)を実施していただきます。また、Design CompilerシリーズやGenusを用いた論理合成、SDC(タイミング制約)の設計・作成・レビュー・最適化にも携わっていただきます。 【具体的には】 顧客からリリースされたデータベースの受け入れチェックを行い、問題点の抽出し、解決策を検討し、顧客へフォードバックを実施し、顧客と密接な関係を構築していきます。設計業務においては、社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進していただきます。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っていただきます。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいただきます。これまで培ってきた論理合成、STA、SDC設計、顧客対応、DFT、レイアウト設計者との調整経験を活かし、設計チームを技術面から牽引していただくことを期待されています。

ASIC /SoC - FED設計 技術マネージャー

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~2,000万円
勤務地
神奈川県横浜市西区

論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析(STA)を実施いただきます。また、Design CompilerシリーズやGenusを用いた論理合成、SDC(タイミング制約)の設計・作成・レビュー・最適化にも携わっていただきます。 【具体的には】 設計業務においては、社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進いただきます。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っていただきます。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいただきます。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当いただきます。これまで培ってきた論理合成、STA、SDC設計、顧客対応、物理設計との調整経験を活かし、設計チームを技術面・組織面の両方から牽引していただくことを期待されています。

ASIC/SoC - DFT設計 エンジニア

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~1,500万円
勤務地
神奈川県横浜市西区

顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当いただきます。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 【具体的には】 業務では、各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担っていただきます。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。さらに、担当製品のDFTリーダーとして、顧客や社内外の関係者との調整、協力会社を含むエンジニアの取りまとめ、進捗管理や技術支援も担当いただきます。設計スキルだけでなく、プロジェクト推進力やコミュニケーション力も発揮しながら、チームをリードしていきたい方に適した役割です。これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。

ASIC/SoC DFT設計 技術マネージャー

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~2,000万円
勤務地
神奈川県横浜市西区

顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当いただきます。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 【具体的には】 業務では、各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担っていただきます。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当いただきます。これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。

東証プライム、ICT分野に強みを持つ日系総合電機メーカー
東証プライム、ICT分野に強みを持つ日系総合電機メーカー

LLM処理を加速するAIアクセラレータLSIの開発マネジメント

職種/業界
電気回路設計 / 総合電機
年収
1,100万円~1,240万円
勤務地
神奈川県

■次世代LSI開発における論理・検証チームのマネジメント業務全般を担当していただきます。

先端技術研究開発<次世代ストレージ/光SSD>

職種/業界
電気回路設計 / 半導体
年収
550万円~1,260万円
勤務地
神奈川県横浜市栄区

同部門では、AIデータセンターの消費電力削減に貢献する次世代ストレージ技術として、光インターコネクトを活用した「光SSD」の研究開発を推進しています。 【具体的な業務】 ■将来のコンピューターアーキテクチャを見据えた光インターコネクトの研究開発 ■光SSDを実現する高速な光電変換基板の仕様検討/開発 ■光通信を構成する要素部品(光電変換モジュールなど)や光SSDの評価/解析 ●ミッション:ストレージ技術・高速インターフェース技術・光通信技術を融合した、光SSDシステムの実現。単なる要素技術開発にとどまらず、「実際に動作するシステムを構築し、その価値を証明する」ことを目指します。 ●実践的なアプローチ:研究業務に加え、自ら光電デバイスの基板設計や評価環境の構築を行い、データを取得・分析しながら技術課題を解決していきます。 ●業務の広がり:光SSDシステムのアーキテクチャ検討や海外展示会でのデモ発表など、多彩な業務を通じて幅広い経験を積むことができます。 【魅力】 ■光接続によるSSDは未だ実用化されておらず、そのために必要な技術を私たちと共に学びながら新しい挑戦に取り組むことができます。 ■メンバー個々が任されている業務範囲は広く、それぞれが自立して業務を行うため、自ら計画立案から実行までを行います。また、チームのミッションの中でいろいろなことに取り組むチャンスがあり、得られる知識も多くやりがいを感じられます。 ■社外連携や展示会などを通じ、国内/国外を問わず社外エンジニアとも広く交流する機会があります。 【技術優位性】PCIeベースの光SSDを業界に先駆けて発表しました。その後も光SSDをプレスリリースや動的デモ展示するなど、積極的に世界に向けて発信しつつ、将来の実用化に向けて業界で先頭を走り続けています。また、社外エンジニアとの連携もあり知見を広める事ができます。

回路設計<次世代DRAM (2D-OCTRAM)>

職種/業界
電気回路設計 / 半導体
年収
550万円~1,260万円
勤務地
神奈川県横浜市栄区

【配属チーム・募集背景】 新規高速メモリ「2D-OCTRAM」が、基礎研究の段階から、実際の製品に搭載可能な信頼性・マージン・コストを担保する「製品レベルの設計フェーズ」へと本格的に移行。これに伴い、新たに「設計技術研究開発部 2D-OCTRAMチーム」を立ち上げ、コアメンバーを募集しております。 【業務内容】 次世代メモリの製品化を確実に達成し、開発ゲートを突破するため、特定の回路ブロック(アナログ、ロジック、高速IO/メモリーインターフェース)の主担当として、仕様策定から回路設計、シミュレーション検証までの一連の業務を担っていただきます。国内外のデバイス開発者と議論をしながら、回路が物理的に動作するための「境界条件(仕様の閾値)」をご自身で定義し、設計を牽引していく役割をお任せします。※新チームへの配属とるため、担当回路ブロックはご経験を踏まえ決定いたします。 【具体的な仕事内容】 A)デバイス物理層との連係による仕様策定・境界条件の定義:メモリセルの物理特性に基づいた、電気的・時間的境界条件の定義、および周辺回路に対する仕様策定とマージン設計。 B)新規メモリ向け周辺回路・ロジック回路のトポロジー考案およびカスタム設計 C)PVTコーナーおよび最悪条件を想定した高精度回路シミュレーション・波形検証 D)レイアウト依存効果の抑制に向けた設計指示およびポストシミュレーション E)シャトル試作実機データに基づく回路の最適化・フィードバックループの推進 F)技術ノウハウの共有とメンタリングによるチームの技術的底上げ 【使用ツール】 ●Synopsys社・Cadence社の回路設計ツール:Virtuoso(アナログ/カスタム回路)・IC compiler(デジタル/ロジック回路)・HSPICE(小〜中規模のアナログ回路)・PrimeSim(大規模なメモリ・ミックスド回路)

DRAMの世界シェアトップ級の外資系半導体メモリメーカー
DRAMの世界シェアトップ級の外資系半導体メモリメーカー

DRAM 設計・評価解析

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
神奈川県

■障害特性を考慮の上、以下のいずれか1つの業務を中心に、その業務に付随する関連業務をご担当いただきます。 【具体的には】 ・次世代メモリ(DRAM)の設計開発(新しい回路技術の開発や、より小さなメモリチップ面積の実現、信頼性確保、動作速度向上、消費電力低減を実現する設計開発) ・2Dの電子回路をICとしてシリコンウェハ上に実現するため、デザインツールを用いて、個々の素子を配置し、または素子間を配線で接続した3Dの回路パターンのデザイン ・試作のウェハやチップを専用テスタを用いて、各種機能、スピード、消費電力、動作電圧などの項目を評価します。改善点をプロセスや設計にフィードバックし、顧客ニーズにこたえる製品づくりに貢献 など  外資系企業ですが、英語が出来なくても問題ありません。 入社後は社内研修実施後に働いていただくので、未経験の方でも安心して働ける環境です ※詳細は面接時にお伝えします。  ※すべての業務について、社内外関係者と業務を円滑に行うため、 電話やメールによるコミュニケーションが必要となります(聴覚 障害がある方にも支援・配慮いたします)。 ※キャリアアップを目指したい方に最適なお仕事です。

三菱電機株式会社 鎌倉製作所

企業情報を見る

アナログ・高周波回路設計・開発リード<防衛事業領域>

職種/業界
電気回路設計 / 造船・重工業
年収
500万円~1,100万円
勤務地
神奈川県鎌倉市

■防衛省およびJAXA等の宇宙事業向けシステム(レーダー、無線通信機器、観測センサ、人工衛星搭載機器等)における、アナログ回路(RF/高周波回路、電源回路、微小信号処理回路、混載基板)の設計、開発、およびプロジェクト管理業務を担当いただきます。 【具体的には】※ご経験やご志向に応じて以下のいずれか業務をご担当いただきます。 ・回路アーキテクチャ検討・仕様定義:システム要件に基づくブロック図策定、送受信・電源・センサ系の最上流仕様決定 ・詳細回路設計・シミュレーション:SPICEやADS等のツールを用いた回路シミュレーション、部品選定、パターン設計(ノイズ・放熱配慮) ・実機評価・ノイズ対策(EMC/EMI):オシロスコープ、スペクトラムアナライザ、ネットワークアナライザ等を用いた動作検証・不具合解析・対ノイズ設計[cite: 2] ・プロジェクト推進/マネジメント:基板製造・実装ベンダーや社内製造部門との工程・仕様調整、評価計画の取りまとめ・履行管理 【ポジションの特徴/技術的魅力】 ■理論と実機の職人技を試せる環境:デジタル化が進む現代においても、高周波(ミリ波等)や高精度電源、超低ノイズ受信用フロントエンドなど、アナログ回路設計者のノウハウ(泥臭い試作・評価・ノイズ対策)が製品性能を直接左右します。 ■国内屈指の試験設備:鎌倉製作所内には電磁環境(EMC)や耐熱・耐振等の極限状態を再現できる国内トップクラスの試験・測定設備を備えており、シミュレーションだけでなく実機で徹底的に検証・追求できます。 ■キャリアの選択性:自ら手を動かして回路シミュレーションや評価・ノイズ対策を極める「エキスパートパス」と、ハードウェア全体の仕様取りまとめやチームを率いる「PM/PLパス」の双方が選択可能です。

三菱電機株式会社 鎌倉製作所

企業情報を見る

デジタル回路設計・開発リード<防衛事業領域>

職種/業界
電気回路設計 / 造船・重工業
年収
500万円~1,100万円
勤務地
神奈川県鎌倉市

■防衛省およびJAXA等の宇宙事業向けシステム(レーダー、通信機器、画像処理装置、人工衛星搭載機器等)における、デジタル回路(FPGA/ASIC/SOCおよび周辺基板)の設計、開発、およびプロジェクト管理業務を担当いただきます。 【具体的には】※ご経験やご志向に応じて以下のいずれか業務をご担当いただきます。 ・アーキテクチャ検討・要件定義:システム要件に基づく基板構成・FPGA/ASIC処理ロジックの最上流設計・仕様策定 ・RTL設計・検証:Verilog HDL / VHDLを用いた処理ロジック設計、シミュレーション(ModelSim等)、タイミング解析、実機検証 ・高速デジタル基板設計・評価:Multi-Gbpsクラスの高速シリアル伝送回路、DDRメモリインタフェース、SoC周辺回路の設計・ノイズ対策・評価 ・プロジェクト推進/マネジメント:パートナー会社(基板製造・実装ベンダー等)との工程・仕様調整、評価計画の立案および履行程管理 【ポジションの特徴/技術的魅力】 ■民生品を超える技術スペック:UltraScale+等の最先端・大規模FPGAや高性能SoCを駆使し、超高速リアルタイム信号処理や超低遅延制御など、極限の要求性能を満たす回路設計に挑戦できます。 ■国内屈指の実験・評価環境:同製作所内には極限状態(耐熱・耐振・電磁環境等)を再現できる独自の試験設備が整っており、シミュレーションから実機による高度な動作検証まで一貫して自社で手がけられます。 ■技術追求とリードキャリアの選択性:自ら手を動かしてRTL設計や実機デバッグを極める「エキスパートパス」と、回路全体の仕様取りまとめやチームリードを担う「PM/PLパス」の双方が可能です。

高速デジタル回路設計・検証

職種/業界
電気回路設計 / 半導体
年収
550万円~1,260万円
勤務地
神奈川県横浜市栄区

■NANDコントローラLSIに搭載する高速シリアルI/Fのデジタル回路設計・検証を担当していただきます。 【具体的には】 高速シリアルI/Fコントローラ(プロトコル層)に関する以下の業務を担っていただきます。 ■システムアーキテクチャ設計・要件定義: ・高速シリアルI/F規格に基づく内部構造(アーキテクチャ)の定義 ・PPA(性能・電力・面積)最適化、CDC考慮、スループット最大化の検討 ■ デジタル回路設計(RTL設計)」: ・Verilog/SystemVerilogを用いた、プロトコルスタックの論理設計および実装 ・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用 ■UVMを用いた検証: ・UVM検証環境を用いて、プロトコル動作を網羅的に検証 ■開発リーダー業務 ・プロトコル仕様の確定から設計完了までのマイルストーン・進捗管理 ・プロトコル階層間の整合性をとるため アナログPHY担当やFW担当との技術インターフェース調整 ・設計レビューおよび若手メンバーの技術指導

デザインエンジニア <ロジック回路/メモリ半導体>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
700万円~1,600万円
勤務地
東京都港区 他

同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのロジック回路設計設計を担当していただきます。 【具体的には】 ■NAND型フラッシュメモリLSIのロジック回路設計 - RTLデザインとVerilogによる検証、RTLリント、CDC(Clock Domain Crossing)分析、タイミング解析とタイミング収束、チップのDFT設計及び検証 - コマンドデコーダおよびコマンドに従って信号を発生するシーケンサなどを含むロジック回路 - NANDフラッシュメモリのコア部を制御するためのステートマシンなどを含むロジック回路設計 - 高速データパスや外部とのインターフェースを制御するための制御ロジック回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能・仕様の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。

デザインエンジニア <アナログ回路/メモリ半導体>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
700万円~1,600万円
勤務地
東京都港区 他

同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのアナログ回路設計設計を担当していただきます。 【具体的には】 ■ NAND型フラッシュメモリLSI回路設計、特に以下のうち1つもしくは複数のモジュールに関わる回路設計 - セルアレイに付随するセンスアンプやワード線ドライバ、もしくはそれらに直接つながるスイッチング回路、デコーダ回路などを含むコア回路設計 - チップ内部での高速低消費電力データパス回路設計 - チップ外部とのデータ・コマンドをやり取りする高速インターフェース回路設計 - 内部データの高速演算とデータ転送を実現するMixed Signal回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。

Digital設計担当<DFT設計>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~1,500万円
勤務地
神奈川県横浜市西区

Digital設計担当として、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装および検証 ・DFT工程の顧客窓口対応(顧客との折衝、進捗報告等) ・DFTツールを活用したTEST回路の実装 (MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等) ・DFTツールでは対応できないTEST回路のRTL設計/検証/論理合成 ・設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討/実施 ・担当製品のDFTリーダーとして社内外各部門との協力/交渉 ・担当製品のDFTリーダーとして自社/協力会社のDFTエンジニアの取り纏め(タスクアサイン/進捗管理/サポート)

STDセル開発技術担当

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~1,500万円
勤務地
神奈川県横浜市西区

STDセル開発者として下記業務をご担当いただきます。 【具体的には】 ・Cadence VirtuosoにてSTDセルの開発 ・顧客ニーズ、設計トレンドから要求されるSTDラインナップの検討 ・合成ツールによる、設計後のSTDセルの性能評価 ・自動レイアウトツールによる、設計後のSTDセルの性能評価

物理検証エンジニア<ASIC/SoC設計>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~1,500万円
勤務地
神奈川県横浜市西区

フィジカル検証エンジニアとして、下記業務をご担当いただきます。 【具体的には】 ・ChipおよびBlockのフィジカル検証(DRC/LVS/IRDropなど) ・フロアプラン(Bump Assign、IO配置設計、電源仕様設計) ・社内FED/DFT/BEDメンバーと協調設計 ・社内もしくは社外Package設計者と協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動

フィジカル検証エンジニアチームリーダー

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~1,500万円
勤務地
神奈川県横浜市西区

フィジカル検証エンジニアとして、下記業務をご担当いただきます。 【具体的には】 ・ChipおよびBlockのフィジカル検証(DRC/LVS/IRDropなど) ・フロアプラン(Bump Assign、IO配置設計、電源仕様設計) ・チームメンバーのサポート、進捗管理 ・社内FED/DFT/BEDメンバーと協調設計 ・社内もしくは社外Package設計者と協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

※オープンポジション※半導体設計/デザインエンジニア<3・5nmプロセス含む先端半導体デバイス>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
神奈川県

■同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム(DTP)を有しています。 同ポジションでは、同社デザインエンジニアリング部隊(設計スペシャリスト部隊)にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計/アナログ回路設計/メモリ設計/レイアウト設計/標準セル設計/特性評価エンジニア/合成エンジニア/DFTエンジニア/設計検証/CADエンジニア等 <採用に際して> ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能: 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能: 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。

半導体設計エンジニア<アナログ>

職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
東京都大田区 他

LSI設計の請負立ち上げメンバーを募集します!〜最先端のハードウェア/ソフトウェア開発でIoT社会を実現〜 【職務内容】 半導体製品(アナログ)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計、各種アナログIP設計/回路/レイアウト/実機評価/テスタ評価 等 ※ご経験や適性、希望に応じて担当してお任せ致します。 【就業環境】 大手メーカー出身のベテランエンジニアからOJTを受けることができます。スキルに不安をお持ちの方は周りの方からサポートいただけます。 【プロジェクト例】 次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発

世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人

※オープンポジション※半導体設計/デザインエンジニア<3・5nmプロセス含む先端半導体デバイス>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
神奈川県

同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム(DTP)を有しています。 同ポジションでは、同社デザインエンジニアリング部隊(設計スペシャリスト部隊)にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計/アナログ回路設計/メモリ設計/レイアウト設計/標準セル設計/特性評価エンジニア/合成エンジニア/DFTエンジニア/設計検証/CADエンジニア等 <採用に際して> ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能: 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能: 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。

ヌヴォトン テクノロジージャパン株式会社

企業情報を見る

レイアウト設計<半導体集積回路>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
550万円~1,150万円
勤務地
神奈川県横浜市

同社にて、半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■レイアウト設計業務 例:EDAツール(IC Compiler)など ■タイミング設計業務 例:EDAツール(Design Compiler、PrimeTime) ■マスク検証業務 例:EDAツール(Calibre) ■技術開発 例:高性能化、低消費電力化など ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP/ISP、通信&インターフェースLSI、イメージセンサ、レーザダイオードなど ※ご経験に応じて担当いただく製品を決めさせていただきます

ヌヴォトン テクノロジージャパン株式会社

企業情報を見る

DFT回路設計<半導体集積回路>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
550万円~1,150万円
勤務地
神奈川県横浜市

■同社にて半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■RTL(Verilog-HDL)を用いたデジタル回路設計、検証業務 ■EDAツールを用いたDFT設計、検証業務 ■製品検査用のテストパターン設計 ■検査データ分析、改善運動 ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP/ISP、通信&インターフェースLSI、イメージセンサ、レーザダイオードなど

DFT設計リーダー<ASIC/SoC>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~1,500万円
勤務地
神奈川県横浜市西区

DFT設計リーダーとして、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装および検証 ・DFT工程の顧客窓口対応(顧客との折衝、進捗報告等) ・DFTツールを活用したTEST回路の実装 (MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等) ・DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成 ・設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討/実施 ・担当製品のDFTリーダーとして社内外各部門との協力/交渉 ・担当製品のDFTリーダーとして自社/協力会社のDFTエンジニアの取り纏め(タスクアサイン/進捗管理/サポート)を行う ・DFT部門マネージャーとして自チームのDFTエンジニアの日常的なマネジメント

ASIC/SoC設計エンジニア<Front-End>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
600万円~1,200万円
勤務地
神奈川県横浜市西区

■先端プロセス製品開発の需要拡大、更なる高パフォーマンス化に向けての増員採用。大手半導体メーカー出身とともにフロントエンド設計をご対応いただきます。 【具体的には】 適正に応じて以下の業務をご担当いただきます。 - RTL ~ 論理合成&形式検証 - 顧客から受け入れたNetlist/SDC/UPF、CPF、Library等の受け入れチェック - STA (実行&解析&修正、Timing解析&Timing収束戦略立案 等) - STA制約改善提案&修正 等 - 顧客への回路改善提案(低消費電力化、高speed化、小サイズ化 等向け) 【特徴】 ■TSMCが持つ唯一のASIC設計半導体メーカーです。同社は台湾に本社を置き、アメリカ・ヨーロッパ・韓国・中国などグローバルに展開しており、2005年に日本法人として設立されたグループ唯一の「半導体製品・設計開発メーカー」です。TSMC2nm/7nm/6nm/3nmの世界初製品を設計開発したのも同社であり、高い技術力のなかで設計が可能です。 ■働きやすい環境です。 みなとみらい横浜ランドマークタワーが拠点となり、無料の各種ドリンクやスナック等が設置されているリフレッシュコーナーを完備。一般的な社会保険に加え、民間保険会社の医療保険、生命保険に加入。保険料は会社が負担。年間休日129日(2021年度実績)コアタイムなしのフレックスタイム制であり、柔軟な働き方が可能です。社員と社員の家族を大切にする代表の考えの下、長期勤務が出来るための制度・施策を多数導入しています。

ASIC/SoC設計エンジニア< Back-End>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
600万円~1,200万円
勤務地
神奈川県横浜市西区

■先端プロセス製品開発の需要拡大、更なる高パフォーマンス化に向けての増員採用。大手半導体メーカー出身のエンジニアと共にバックエンド設計をご担当いただきます。 【具体的には】 - レイアウト設計(Floorplan~配置~CTS~配線~Timing収束~PV収束) - Pin-Assignment(外部端子、Ball-Pin等)、BUMP設計、RDL - STA結果解析 & Timing収束 - 電源配線構造検討&電源Mesh配線 - Physical Verification(DRC、LVS 等) - IR-drop解析&収束 【特徴】 ■TSMCが持つ唯一のASIC設計半導体メーカーです。同社は台湾に本社を置き、アメリカ・ヨーロッパ・韓国・中国などグローバルに展開しており、2005年に日本法人として設立されたグループ唯一の「半導体製品・設計開発メーカー」です。TSMC2nm/7nm/6nm/3nmの世界初製品を設計開発したのも同社であり、高い技術力のなかで設計が可能です。 ■働きやすい環境です。 みなとみらい横浜ランドマークタワーが拠点となり、無料の各種ドリンクやスナック等が設置されているリフレッシュコーナーを完備。一般的な社会保険に加え、民間保険会社の医療保険、生命保険に加入。保険料は会社が負担。年間休日129日(2021年度実績)コアタイムなしのフレックスタイム制であり、柔軟な働き方が可能です。社員と社員の家族を大切にする代表の考えの下、長期勤務が出来るための制度・施策を多数導入しています。

FED設計リーダー<合成/STA>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
800万円~1,500万円
勤務地
神奈川県横浜市西区

FED設計リーダーとして、下記業務をご担当いただきます。 【具体的には】 ・論理合成 ・STA(タイミング解析/タイミングイタレーション) ・SDC(タイミング制約)の設計 ・チームメンバーのサポート、進捗管理 ・社内DFT/BEDメンバーとの協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動

半導体設計エンジニア<デジタル>

職種/業界
電気回路設計 / 半導体
年収
500万円~1,200万円
勤務地
東京都大田区 他

LSI設計の請負立ち上げメンバーを募集します!〜最先端のハードウェア/ソフトウェア開発でIoT社会を実現〜 【職務内容】 半導体製品(デジタル)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計、RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA 等 ※ご経験や適性、希望に応じて担当してお任せ致します。 【就業環境】 大手メーカー出身のベテランエンジニアからOJTを受けることができます。スキルに不安をお持ちの方は周りの方からサポートいただけます。 【プロジェクト例】 次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発

レイアウトデザインエンジニア <メモリ半導体>

外資系企業
職種/業界
電気回路設計 / 半導体
年収
800万円~1,300万円
勤務地
神奈川県藤沢市 他

同社のレイアウトデザインエンジニアとして、以下の業務を担当していただきます。 ※経験に応じて以下業務のいずれかをを担当していただきます。 【具体的には】 ■NAND型フラッシュメモリのレイアウト設計業務 -チップレベルおよび大規模~中規模周辺回路でのフロアプラン検討および レイアウト設計・検証 -アナログ回路およびデジタル回路のマニュアルによるレイアウト設計 - 機能回路ブロックおよび配線のフロアプラン設計 ■CADエンジニアとの共同でレイアウト設計環境の構築およびその検証環境の構築 ■共同開発パートナ、自社他拠点とのインターフェイス 【働き方】 ■リモート勤務を合わせたハイブリット勤務可(出社:週3~)

三菱電機株式会社 鎌倉製作所

企業情報を見る

電気設計<防衛機器向け励振機>

職種/業界
電気回路設計 / 造船・重工業
年収
500万円~1,100万円
勤務地
神奈川県鎌倉市

■防衛用レーダ・通信機器向け励振機の電気設計をご担当いただきます。 【具体的には】 航空機、艦船、飛しょう体等に搭載する防衛用レーダ・通信機器向け励振機の開発に関わる業務。上位要求に基づき、励振機(信号発生機能、変調機能、周波数アップコンバート機能等)、および励振機を構成する高周波アナログ回路、制御系デジタル回路、電源系アナログ回路、FPGAコードなどの個別設計・検討を実施するチームの一員として所有スキルを活かすと同時に新しいスキルの習得も目指していただきます。 【使用言語、環境、ツール、資格等】 ・回路計算ツール:ADS、SystemVue、MATLAB、LTSpice、HFSS、VerilogHDL ・図面作成ツール:BricsCAD、DxDesigner 【業務の魅力】 ・国防に必要な製品を開発することで、社会に貢献できます。 ・研究所などと連携して新技術を導入し、世界トップレベルの防衛用レーダ/通信機器向け励振機等を開発することができます。 ・製品の開発/設計から評価までの一連の業務に携わることができます。 【想定されるキャリアパス】 入社後2年程度は主担当者(課内 機種取り纏め)の元で設計業務を実施していただきます。5年目までには課内の機種取り纏めおよび上位システム/受信機に関わる仕様検討に参画できる技術力習得が期待されています。5年目以降は課内の機種取り纏めとして上位システムやプロジェクト部門との窓口/調整役として課を牽引することが期待されているとともに、これに留まらず、顧客への技術的調整への参画も期待されています。

東芝デバイス&ストレージ株式会社

企業情報を見る

LSI設計<バックエンド>

職種/業界
電気回路設計 / 半導体
年収
450万円~1,200万円
勤務地
神奈川県川崎市幸区

■マイコン・システム LSIのバックエンド設計をご担当いただきます。 【具体的には】ご経験に合わせてご担当いただきます(一度に複数製品を担当し、プロジェクト単位で設計を実施。) P&R/レイアウト、チップ実装、物理設計、Low Power 設計、設計メソドロジ開発、STA/タイミング設計 【担当製品】マイコン・システム LSI、アナログIC(モータ制御IC、デジタルアイソレータ、リニアセンサー)など ■マイコン:特にモーター制御分野にて高いシェアを獲得しています。同社が得意とするパワーデバイスとの組み合わせによるソリューション提案力が強みです。 ■LSI:高性能な画像認識処理を実現するLSIとして高評価を得ています。顧客要求に合わせたカスタマイズなどを実施しています。 ■アナログIC:パワー系、モーター制御系に強みがあります。 【働き方】 ■残業時間:月20時間程度 ■在宅勤務:週2~3日程度 【キャッチアップ体制】OJT制度/研修資料(会社として多数の研修動画、ドキュメントを用意しています)による学習 【本部署の立ち位置と今後の将来性】 本ポジションの所属する半導体事業部は企業売上の土台を担っており、多数のIC製品を扱い、広い事業分野で需要が高まっています。自社の強みであるアナログ技術を活かし、よりアナログIC開発を強化していく方針を取っています。

DX支援事業に注力する日系のビジネスソリューション企業
DX支援事業に注力する日系のビジネスソリューション企業

電気回路設計<商業用プリンタ>

職種/業界
電気回路設計 / 総合電機
年収
700万円~1,350万円
勤務地
神奈川県

■同社商業用プリンタ製品における、AC-DCコンバータをはじめとする低圧電源、およびプリント作像に不可欠な高圧電源の基板設計をご担当いただきます。

東芝デバイス&ストレージ株式会社

企業情報を見る

アナログIC設計

職種/業界
電気回路設計 / 半導体
年収
450万円~1,200万円
勤務地
神奈川県川崎市幸区

■アナログIC製品の設計開発をご担当いただきます。 【具体的には】※ご経験に応じて配属先、担当製品が決定いたします。 ■回路設計(設計・検証) ■製品評価・解析 ■DFT設計 ■開発業務管理、信頼性評価、量産立上業務 【配属先、担当製品】民生産業IC、車載IC、イメージセンサ、デジタルアイソレータ 【働き方】 ■在宅勤務:週2~3日 ■転勤:ほぼなし/出張:年1回程度、国内、数日間 【同社の車載向けIC製品について】 EV市場は堅調な成長を見せており、2030年には販売台数が4,000万台に達するとの予測も建てられています。 EV市場拡大において車載向けIC製品は必要不可欠な存在であり、同社の製品も国内外問わず需要が高まっている状態です。 特にマイコン内蔵ゲートドライバーIC「SmartMCD」などは、マイコンとゲートドライバーICを一つのチップに統合することで部品点数の削減、設計の簡素化に貢献するなど、混載ICの需要が高まっています。

東芝デバイス&ストレージ株式会社

企業情報を見る

アナログIC設計開発エンジニア

職種/業界
電気回路設計 / 半導体
年収
450万円~1,200万円
勤務地
神奈川県川崎市幸区

■アナログICの設計開発をご担当いただきます。 【具体的には】 ■回路設計(設計・検証) ■製品評価・解析 ■DFT設計 ■開発業務管理 ■信頼性評価 ■量産立上業務 【製品】 アナログIC(民生・産業MCD、車載MCD、リニアセンサ、デジタルアイソレータ、IPD、LDO,efuseIC等)

ウィンボンド・エレクトロニクス株式会社

企業情報を見る

デザインエンジニア<NANDフラッシュメモリ>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
600万円~1,500万円
勤務地
神奈川県横浜市港北区

■デザインエンジニアとして、NANDフラッシュメモリの設計・開発を担当していただきます。 【具体的には】 ■1Xnm、2XnmのNANDのRTL設計 ■ロジック検証 【求人の魅力について】 NANDのリード設計は日本で行っており、競合他社と比較して少人数組織となるため、裁量が大きく自身の考えを反映させやすい環境です。 【同社について】 1987年に台湾で設立され、NORフラッシュメモリではトップクラスのシェアを取るなど急成長した半導体企業です。 今も増大する需要を満たすため台湾の高雄に新工場も設立するなど開発、生産力の向上に盛んに投資を行っています。 NANDの開発については日本が主導しているため設計自由度が高く、少数精鋭での開発を行っており幅広い領域を経験いただくことが可能です。

海外市場上場のグローバル半導体製造メーカー
海外市場上場のグローバル半導体製造メーカー

デザインエンジニア<DRAM/アナログ回路>

外資系企業
転勤なし
職種/業界
電気回路設計 / 半導体
年収
600万円~1,400万円
勤務地
神奈川県

■デザインエンジニアとして、DRAMの設計・開発を担当していただきます。

この条件に似た求人を探す

横浜市川崎市藤沢市

サービス紹介

コンサルタント紹介転職サポート申込お問い合わせプレスリリース

業界/職種別特集

[IT・通信]

[製造業]

メーカー (機械・電気)

[自動車販売・整備]

勤務地から求人を探す

[北海道エリア]

年収から求人を探す