■本社拠点に勤務し、グローバルファシリティエンジニアリング部門の一員として、世界各国のマイクロン製造拠点における電気設備の技術統括、標準化、設計・建設プロジェクトの支援、およびサステナビリティプログラムを主導します。 【具体的には】 (1) 技術的リーダーシップ・専門性の提供（Technical Support & Leadership） (2). 設計・建設プロジェクト支援（Design & Construction Project Support） (3). グローバルイニシアチブ・プログラムの主導（Global Initiatives Program Support）
■メモリ製品の開発において、デジタル回路およびアナログ回路の設計・解析業務を担当します。 最先端の技術開発や先進的なメモリ設計から、製品開発、システム設計、実機検証に至るまで、「シリコンからシステムまで」の一貫した革新的ソリューションの創出に携わっていただきます。世界各地の設計・検証チームや関係部門（プロダクトエンジニアリング、テスト、ウエハテスト、プロセスインテグレーション、実装・パッケージング、マーケティング等）とグローバルに連携し、コスト・品質・信頼性・タイムツーマーケット（製品投入速度）を最適化した世界最高水準のメモリソリューションを開発します。 【具体的には】 ・メモリ・ロジック・アナログ回路の設計：次世代メモリ製品に向けた新規回路の設計および技術開発への貢献 ・回路シミュレーション・検証：業界標準のシミュレーションツールやモデルを用いた回路検証の実施 ・製造性・量産性の確保（DFM推進）：マーケティング、テスト、ウエハテスト、実装、プロセスインテグレーション、プロダクトエンジニアリング等の関係部門と連携し、製品の確実な製造性を考慮した設計の実施 ・設計品質の継続的向上：標準化チーム、CAD/EDAチーム、モデリング・検証チームから積極的に知見を取り入れ、設計クオリティを改善 ・部門間連携と標準化：グローバルチームとの密接なコミュニケーションを通じた設計手法の標準化推進 ・技術革新の推進：変化の早い開発環境において、将来の次世代メモリ開発に向けたイノベーションの牽引
■前工程ファブ（Fab）におけるプロセスエンジニアとして、プロセス条件の最適化、歩留まり・品質改善、コスト削減、および異常発生時の分析・改善業務を担っていただきます。 【具体的には】 ・プロセス条件・技術の確立および継続的改善 ・プロセス能力（Cp/Cpk）の向上および生産コスト削減の推進 ・プロセスマネジメント・プロジェクトの立案および見直し ・各種半導体製造装置におけるプロセスパラメータの設定・調整 ・新規装置・新材料の評価、導入計画の策定および推進 ・製造ラインにおける異常解析（トラブルシューティング）および改善策の実施
■半導体製造プロセスおよび設備全体フローを理解した上で、安全・環境関連法令を遵守し、純水製造設備、排水中継設備、排水処理設備の安定稼働を推進します。 また、用水（工業用水・上水・下水）、薬液、メンテナンスコストの削減活動を積極的に推進し、継続的な運用コスト削減を図るとともに、新ライン・新棟建設に向けた水処理システムの計画・設計・リスク低減を主導します。 【具体的には】 ・造排水設備の安定稼働および保全推進：ファシリティ造排水設備の安定稼働確保、保守・メンテナンス計画の推進 ・水処理システムの設計・構築管理：純水製造システムおよび排水処理システムの改善、アップグレード、新規導入プロジェクトの評価・計画・設計・現場監督業務 ・キャパシティ管理：生産計画に応じたシステム供給能力の管理、および必要に応じた増強・改修計画の策定 ・コスト削減および安全推進：水処理施設の運用コスト削滅、設備運用におけるリスク低減、事故・災害の撲滅 ・中長期計画および技術検討：将来計画を見据えた新技術動向の調査・技術改善提案、新棟建設に向けた水バランス計画の策定、各要求水質に応じた純水・排水システムの基本設計
■地域内の各製造拠点における薬液（ケミカル）およびスラリー（CMP研磨液）供給システムに関わる設計、建設プロジェクトの構成・管理、工程・コスト管理、試運転、運用・保守プログラムの標準化・統括をリードします。 【具体的には】 1. プロジェクト管理 ・新規・大型プロジェクトの構築：グローバル標準に準拠した北アジア地域における新規工場建設プロジェクトの設計・立ち上げ ・社内関係部門との連携：グローバルのサステナビリティ、コスト管理、建設、ライン計画チームとの連携 ・サイトプロジェクト支援・投資承認：各拠点のプロジェクトやサステナビリティ活動への技術支援。給液能力拡張・サステナビリティ関連投資、設備信頼性向上プロジェクト投資の評価・承認 2. 設備信頼性の向上 ・老朽化更新・品質改善：システムの信頼性向上、品質強化、設備老朽化に伴う更新プロジェクトの統括・支援 ・地域戦略の推進：事業継続計画、クリティカル仕様、品質防衛線などの戦略的プログラムの横展開・アライメント ・インシデント防止・ナレッジ共有：インシデント防止プログラムの評価における技術支援。地域内の事象から得られた教訓の集約とグローバル標準への還元 3. コミュニケーション ・地域と本社のブリッジ役：北アジア地域の各拠点と、グローバル中央ファシリティチームを繋ぐ主要窓口としての役割 ・指標のアライメント：各種評価指標報告の整合性確保と状況共有 4. エンジニアリング・運用保守・現場支援 ・標準化と建設支援：技術開発標準への適合、および建設プロジェクトの現場技術支援 ・供給品質および運用改善：サプライヤー品質の向上推進、運用・保守に関するフィードバックの提供 ・中央チームのサポート：グローバル中央ファシリティエンジニアリング、建設、ライン計画、O&Mチームへの専門的サポート
■前工程ファブ（Fab）におけるエンジニアとして、他のプロセス・装置エンジニアと協力し、CVD（化学気相成長）およびPVD（物理気相成長）工程におけるプロセスの立ち上げ、最適化、製品品質・信頼性の向上、歩留まり改善、コスト削減、リスク管理、ならびに製造ラインの問題解決を担います。 【具体的には】 プロセス・装置の立ち上げと最適化 ・歩留まりを最大化するための装置、プロセス、およびウエハ製造レシピの構築・調整 ・各種半導体装置におけるプロセスパラメータの設定・調整 ・プロセス能力（Cp/Cpk）の向上と生産コストの削滅 トラブルシューティング・原因分析 ・ウエハ製造における異常・欠陥の発生時に、故障解析、FMEA、8D、SPCなどの手法を用いた根本原因（Root Cause）の分析および改善対応 ・シフトエンジニアや他部門と連携した欠陥問題の長期的な調査・対策の推進 ・他のプロセス領域と協力したプロセスのばらつき（Variation）の把握および制御 評価・開発・品質管理 ・新製品や新部品タイプを効率的に製造するためのプロセス改善および装置変更の提案 ・新規装置・材料の評価、導入計画の策定、ベースラインクオリフィケーション（適用評価）の推進 ・製品が設計および性能仕様を満たしているかの検証評価 ・品質・コスト・リスク管理を目的とした材料サプライヤーとの連携、監理、監査
■日本、台湾、中国に位置する同社の半導体製造拠点における電気設備の建設・拡張プロジェクト、信頼性向上、運用・保守ガイドラインの最適化を主導します。各チームと密接に連携し、電気システムの革新とサステナビリティを推進しながら、管轄エリア全体の運用プロセスの標準化と品質・信頼性向上の実現を担っていただきます。 【具体的には】 1. プロジェクトマネジメント 2. 設備信頼性の向上 3. 調整・コミュニケーション 4. エンジニアリング・運用保守・現場支援
■同社にて下記業務を担当いただきます。 【具体的には】 ・マルチセンサ対応ICにおけるHSIF（高速インターフェース）回路の設計・開発 ・USB、MIPI、シリアル高速IF等のRTL設計（Verilog / SystemVerilog） ・プロトコル制御ロジックおよびPHY周辺デジタル回路設計 ・ARM搭載SoCにおけるバス接続・データ転送制御（DMA等）の設計 ・シミュレーション・検証環境の構築および機能／性能検証 ・アナログ特性評価（SI/PI、ジッタ、アイパターン評価 等）
■同社にて下記業務を担当いただきます。 【具体的には】 ・マルチセンサ（カメラ・マイク等）対応ICの設計・開発 ・ARMベースCPU（マルチコア）の周辺回路設計 ・RTL設計（Verilog / SystemVerilog）および論理検証 ・SoCアーキテクチャ設計・最適化（性能／消費電力／帯域） ・各種インターフェース（USB、MIPI CSI/DSI、I2S 等）の設計・統合 ・ソフトウェアチーム・システムチームとの協調設計 ・海外顧客（US/中国）との技術ディスカッション・仕様調整
企業情報を見る
■仕事概要 メモリデバイス製造工程の工程品質管理を他部門（プロセス、製品技術等）と連携しながら継続的改善のPDCAを実行していただきます。異常管理、IQC(Inline Quality Control) , TEG(Test Element Group)のCpk/SPCモニタリング、変更管理、FMEA活用等を推進します。EES(Equipment Engineering System)や、FDC(Fault Detection Classification)を用いたリアルタイム監視環境、並びにBig Data, AIを活用したデータベースから、分析結果を対策に繋げることにより、お客様の求めるレベルを超える品質の実現に繋げていただきます。 また、メモリデバイスの品質保証のため、製造工程で発生した品質問題の原因究明と是正、並びに信頼性評価や試験データを調査し製品処置を決めて行きます。 製品処置については、海外工場やUS本社と連携しながら対応しております。 ■具体的には ・統計的工程監視、工程能力評価 ・リアルタイムモニター ・品質マネジメントシステム、文書管理 ・工程変更の管理 ・品質問題発生時の製品処置 ・データベース構築、活用 【ポジションの魅力】 現在は、半導体製造工程等で発生する膨大なデータ解析から、不良現象等を解明し、歩留り向上のために製造工程にフィードバックしています。将来的には、リアルタイムでデータを抽出し、不良を「予防」することも視野に入れるなど、技術を磨ける環境です。自身の仕事がダイレクトに高性能製品の反映される仕事になります。
企業情報を見る
同社のデザインエンジニア（回路設計職）として、NAND型フラッシュメモリLSIのロジック回路設計設計を担当していただきます。 【具体的には】 ■NAND型フラッシュメモリLSIのロジック回路設計 - RTLデザインとVerilogによる検証、RTLリント、CDC（Clock Domain Crossing）分析、タイミング解析とタイミング収束、チップのDFT設計及び検証 - コマンドデコーダおよびコマンドに従って信号を発生するシーケンサなどを含むロジック回路 - NANDフラッシュメモリのコア部を制御するためのステートマシンなどを含むロジック回路設計 - 高速データパスや外部とのインターフェースを制御するための制御ロジック回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能・仕様の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性：本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ：9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス：エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
企業情報を見る
同社のデザインエンジニア（回路設計職）として、NAND型フラッシュメモリLSIのアナログ回路設計設計を担当していただきます。 【具体的には】 ■ NAND型フラッシュメモリLSI回路設計、特に以下のうち1つもしくは複数のモジュールに関わる回路設計 - セルアレイに付随するセンスアンプやワード線ドライバ、もしくはそれらに直接つながるスイッチング回路、デコーダ回路などを含むコア回路設計 - チップ内部での高速低消費電力データパス回路設計 - チップ外部とのデータ・コマンドをやり取りする高速インターフェース回路設計 - 内部データの高速演算とデータ転送を実現するMixed Signal回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性：本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ：9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス：エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
■同社にて下記業務を担当していただきます。 ・スタンダードセルの回路要件の定義、および回路図（回路設計）からレイアウト、検証に至る一連の設計作業の完遂。 ・HspiceやSpectreなどの業界標準シミュレーションツールを用いた、ディープサブミクロンCMOSテクノロジーの回路設計（回路図作成）。 ・TSMCのプロセス技術において最適なPPA（性能・電力・面積）を達成するための回路最適化。 ・最先端テクノロジーノードにおける回路設計のパスファインディング（先行検討・方向性の探索）および革新。 ・IoTアプリケーション向けのサブスレッショルド（サブ閾値）電圧回路設計。 ・レイアウトエンジニアと連携し、速度、電力、およびEMIR（エレクトロマイグレーション＆IRドロップ）に対して最適化されたアーキテクチャの定義。
■同社にて下記業務を担当していただきます。 ・RDR（制限付きデザインルール）の最適化。 ・先端テクノロジーにおける、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPの開発。 ・メモリIP、コンパイラ、およびテストビークル（評価用試作チップ）の開発。 ・スタンダードセル、I/Oライブラリ、およびアナログIPの開発。 ・面積（コスト）と性能における、デザインルールのトレードオフの提示・評価。 ・面積に対するRDRの影響を低減するための、スタンダードセル、I/Oライブラリ、メモリ、およびアナログIPのレイアウトソリューションの考案。
■同社にて下記業務を担当していただきます。 ・メモリアーキテクチャ設計（SRAM、DRAM、MRAM、RRAM、PCRAM、および組み込みフラッシュメモリ［eFlash］）。 ・読み出し（Read）および書き込み（Write）のクリティカルパス設計と解析。 ・主要な構成ブロック（センスアンプなどのセンシング回路、アナログ回路、高電圧回路、DFT［テスト容易化設計］）の設計。 ・チップレベルの設計検証。 ・組み込み型不揮発性メモリ（eNVM）コンパイラの開発および製品化。 ・プロダクトエンジニアや信頼性エンジニアと連携した、実シリコン（試作チップ）の特性評価および信頼性認定の実施。
■物理設計エンジニアは、集積回路（IC）の物理的なレイアウトを設計し、製造プロセスに適した最適なレイアウトを確保します。 タイミング、電力消費、面積、および製造の実現可能性を考慮しながら、IC設計の実装を担当します。 【具体的には】 1. 論理設計から物理設計への変換: RTLコードからのネットリストを受け取り、物理設計への変換を行う。 フロアプランニング、パワープランニング、クロックツリー合成（CTS）を行う。 2. タイミングクロージャー: タイミング解析を行い、静的タイミング解析（STA）ツールを用いてタイミングクロージャーを達成する。 セットアップ、ホールドタイム、遅延の最適化を実施する。 3. 電力解析と最適化: - 電力解析を実施し、消費電力の最小化を図る。- 電力グリッド設計およびIRドロップ解析を行う。 4. 設計ルールチェック（DRC）およびレイアウト対回路チェック（LVS）: DRCおよびLVSツールを用いて、設計が製造可能なものであることを確認する。 レイアウトの修正および最適化を行う。 5. クロックツリー合成（CTS）および信号整合性（SI）解析: クロックツリーの設計および最適化を行う。信号整合性解析を実施し、クロストークやEMIの問題を解決する。 6. 物理設計ツールの使用:Cadence、Synopsys、Mentor GraphicsなどのEDAツールを使用して、物理設計を行う。
企業情報を見る
■同社の Talent, Development and Inclusionチームでは、組織としての競争力を維持するために必要な能力開発を担当します。同ポジションは、日本における学習ニーズの把握から企画・実行までを一貫して担当し、グローバルの優先事項を日本のビジネス環境に適した形で落とし込み、全社員の能力向上を支援します。また、同ポジションは APACの Talent Development and Inclusion Director にレポートし、グローバルチームと連携しながら、日本国内の全組織に対する学習・人材開発をリードする重要な役割です。 【具体的には】 ・ビジネスリーダーと連携し、日本における学習ニーズをグローバルの優先事項や組織変革の方向性との調整 ・HRBPなどの日本のHRチームと協働し、日本特有の課題に対応したプログラムを企画 ・シニアステークホルダーに対し、事業成果に直結する能力開発・研修の提案 ・知識・スキル・行動面のギャップを分析し、短期・中長期の学習ロードマップの策定 ・対面／オンライン研修やEラーニングなどの複合的学習ソリューションを設計・提供 ・日本語／英語での研修を実施し、グローバル教材を日本の慣習に合わせてローカライズ ・研修効果を定量・定性指標で測定し、日本のHRチームと連携して改善を推進 ・グローバル Talent Development and Inclusion チームと協働し、日本市場の知見を提供しつつ、グローバル基準に沿った学習フレームワークの展開 ・外部ベンダーを選定・管理し、日本向けに提供されるコンテンツの品質と適合性の担保
【仕事内容】 ・ファウンドリ事業におけるマーケティング戦略の企画・実行 ・市場調査、競合分析、顧客ニーズの把握 ・新規顧客開拓および既存顧客との関係強化 ・事業拡大に向けたプロモーション施策の立案 ・グローバルチームとの連携による市場調査 【ポジションにおける魅力】 ■事業拡大のコアメンバーとして挑戦できる ・事業立ち上げフェーズから参画し、自分のアイデアや戦略がそのまま事業成長に直結するポジション。会社の未来を自らの手で切り拓くダイナミズムを実感できます。 ■グローバル市場を舞台に活躍できる ・国内外の多様な顧客、パートナーと連携し、最先端の半導体ビジネスを推進していくことで世界を相手にマーケティング力を存分に発揮できます。
企業情報を見る
同社にて、半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■レイアウト設計業務 例：EDAツール（IC Compiler）など ■タイミング設計業務 例：EDAツール（Design Compiler、PrimeTime） ■マスク検証業務 例：EDAツール（Calibre） ■技術開発 例：高性能化、低消費電力化など ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP／ISP、通信＆インターフェースLSI、イメージセンサ、レーザダイオードなど ※ご経験に応じて担当いただく製品を決めさせていただきます
企業情報を見る
■同社にて半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■RTL（Verilog-HDL）を用いたデジタル回路設計、検証業務 ■EDAツールを用いたDFT設計、検証業務 ■製品検査用のテストパターン設計 ■検査データ分析、改善運動 ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP／ISP、通信＆インターフェースLSI、イメージセンサ、レーザダイオードなど
■同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム（DTP）を有しています。 同ポジションでは、同社デザインエンジニアリング部隊（設計スペシャリスト部隊）にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計／アナログ回路設計／メモリ設計／レイアウト設計／標準セル設計／特性評価エンジニア／合成エンジニア／DFTエンジニア／設計検証／CADエンジニア等 ＜採用に際して＞ ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能： 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能： 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。
企業情報を見る
■同社にて、パワー半導体＜GaN＞におけるプロセス開発の下記業務を担当していただきます。 【具体的には】 ■パワーGaNトランジスタ用エピタキシャルウェハの結晶成長技術開発 ・MOCVD法を用いたGaN系薄膜成長技術開発 ・量産化技術開発 ■パワーGaNトランジスタのウエハプロセス開発 ・化合物半導体（GaN系）のプロセス要素技術開発（成膜、エッチング、不純物拡散、電極形成など） ・パワーGaNトランジスタの製造プロセス開発（電極構造の形成、共振器構造の形成など） ・パワーGaNトランジスタのデバイス特性評価
同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム（DTP）を有しています。 同ポジションでは、同社デザインエンジニアリング部隊（設計スペシャリスト部隊）にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計／アナログ回路設計／メモリ設計／レイアウト設計／標準セル設計／特性評価エンジニア／合成エンジニア／DFTエンジニア／設計検証／CADエンジニア等 ＜採用に際して＞ ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能： 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能： 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。
企業情報を見る
企業情報を見る
同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム（DTP）を有しています。 同ポジションでは、同社デザインエンジニアリング部隊（設計スペシャリスト部隊）にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計／アナログ回路設計／メモリ設計／レイアウト設計／標準セル設計／特性評価エンジニア／合成エンジニア／DFTエンジニア／設計検証／CADエンジニア等 ＜採用に際して＞ ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能： 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能： 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。
【仕事内容】 ・ファウンドリ事業におけるマーケティング戦略の企画・実行 ・市場調査、競合分析、顧客ニーズの把握 ・新規顧客開拓および既存顧客との関係強化 ・事業拡大に向けたプロモーション施策の立案 ・グローバルチームとの連携による市場調査 【ポジションにおける魅力】 ■事業拡大のコアメンバーとして挑戦できる ・事業立ち上げフェーズから参画し、自分のアイデアや戦略がそのまま事業成長に直結するポジション。会社の未来を自らの手で切り拓くダイナミズムを実感できます。 ■グローバル市場を舞台に活躍できる ・国内外の多様な顧客、パートナーと連携し、最先端の半導体ビジネスを推進していくことで世界を相手にマーケティング力を存分に発揮できます。
光通信用半導体レーザのプロダクトラインマネジメント担当として、下記業務をご担当いただきます。 ※新製品のプロモーション、デザインイン獲得を行っていただきます。市場動向を調査し、それをロードマップに反映し、製品仕様の確認、交渉を行い、顧客認定を取得していただきます。 【具体的には】 ■新製品のデザインイン ・製品仕様書の作成と顧客との仕様交渉 ・顧客から新製品の認定（デザインイン）を獲得するための技術的サポート（製品の使い方、信頼性に関する技術的問合せに対応） ・データシート等の技術資料作成 ■PCN 及びPDN管理 ・製品仕様変更、廃止に関する連絡 ・現行品の最終販売時期、数量の確認
【職務内容】 ■メモリデバイスを構成するプロセスモジュールの内、特定のモジュールの担当となり、そのモジュールを製造するためのプロセス技術開発、Process改善、製造パラメータ調整等を担当していただきます。 ■開発もしくは量産段階における特定の製造プロセスで生じた不良の原因を特定し、不良が起きにくい頑健なプロセスを実現していきます。 【具体的には】 ■メモリデバイスに要求される電気特性や信頼性を満たすための製造技術開発、新規材料、素子、デバイス構造、レイアウト等の開発・改善を担当頂きます。 【担当範囲】 ■デバイス構造評価形状、Inline測定によるプロセス評価・断面SEM／TEMなどによる構造評価、電気特性評価、工程変更評価、歩留り改善活動、信頼性改善活動、コスト低減活動 【魅力】 ■プロダクトエンジニアが【製品担当】であるのに対し、インテグレーションエンジニアは、製品を構成する【プロセスモジュール担当】となります。そのため、新しいデバイス構造やその形成方法を考案することができることが魅力の一つです。 ■９割以上が技術系エンジニア。製造部門は有していないことから、ほとんどのメンバーが何らかの形で開発に携わることが可能です。 ■比較的業務の幅、裁量が広く、技術の提案等を行うことができます。狭い範囲の決められた仕事をこなすのではないため、技術者としてのレベルアップを図りやすい環境が整っています。
【職務内容】 最先端メモリデバイス開発における微細加工や成膜工程のプロセス、装置改善業務、要素開発業務を担当していただきます。 【担当工程】※いずれかの工程を担当していただきます ドライエッチング／ウェットエッチング（洗浄）／CMP（平坦化）／PE-CVD／LP-CVD／Metal／Diffusion・イオン注入／リソグラフィ 【具体的には】プロセスエンジニアの業務は大きく分けると下記の3つとなります。 (1)次世代量産技術の確立：量産用新機種評価。生産コスト低減など (2)微細化製品の量産化：量産設備導入立ち上げ、新製品生産レシピ条件と運用決定、歩留り改善 (3)量産プロセス安定化：マージン評価、工程能力向上、新機種/号機間ばらつき改善 品質、コスト、生産性の改善を目的とした量産化技術の開発、設備・プロセス立ち上げ業務に従事して頂きます。 【ポジションの魅力】 ■技術を極めることが出来ます：プロセスエンジニアは、上記のいずれかの工程を担当し、その工程の技術を深め、技術レベルの向上に注力頂きます。 ■視野を広げることが出来ます：半導体ビジネスの観点で、いかに利益を上げるかという視点を持つことが重要です。そのため、日々の業務を通じて、技術だけではなくビジネス感覚、視野の広さも手に入れることができます。
企業情報を見る
同社のレイアウトデザインエンジニアとして、以下の業務を担当していただきます。 ※経験に応じて以下業務のいずれかをを担当していただきます。 【具体的には】 ■NAND型フラッシュメモリのレイアウト設計業務 -チップレベルおよび大規模～中規模周辺回路でのフロアプラン検討および レイアウト設計・検証 -アナログ回路およびデジタル回路のマニュアルによるレイアウト設計 - 機能回路ブロックおよび配線のフロアプラン設計 ■CADエンジニアとの共同でレイアウト設計環境の構築およびその検証環境の構築 ■共同開発パートナ、自社他拠点とのインターフェイス 【働き方】 ■リモート勤務を合わせたハイブリット勤務可（出社：週3～）
企業情報を見る
■デザインエンジニアとして、NANDフラッシュメモリの設計・開発を担当していただきます。 【具体的には】 ■1Xnm、2XnmのNANDのRTL設計 ■ロジック検証 【求人の魅力について】 NANDのリード設計は日本で行っており、競合他社と比較して少人数組織となるため、裁量が大きく自身の考えを反映させやすい環境です。 【同社について】 1987年に台湾で設立され、NORフラッシュメモリではトップクラスのシェアを取るなど急成長した半導体企業です。 今も増大する需要を満たすため台湾の高雄に新工場も設立するなど開発、生産力の向上に盛んに投資を行っています。 NANDの開発については日本が主導しているため設計自由度が高く、少数精鋭での開発を行っており幅広い領域を経験いただくことが可能です。
企業情報を見る
■デザインエンジニアとして、不揮発性フラッシュメモリの設計・開発を担当していただきます。 【具体的には】 ■10~20nm世代のNAND設計開発 ■少数精鋭での開発のため広範囲の裁量 【同社製品について】 同社の扱うコード格納用のフラッシュメモリは、NOR型やSLC NAND型などで、応用機器でのプログラムの大型化と歩調を合わせた大容量化を目指しています。2019年には、NORフラッシュメモリ市場における売上シェアは22.8%で世界シェア1位を獲得しています。
