企業情報を見る
東京都/半導体/年収900万円以上/年間休日125日以上の求人・転職・中途採用情報
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
IR・SR
■同社の中長期的な企業価値向上を実現するため、IR・SRの専門家として株主・投資家等の資本市場を中心とする同社ステークホルダーへの情報提供や対話をリードしていただきます。また、将来的な株式上場を展望し、エクイティストーリーの構築や投資家マーケティング、社内体制の整備等についても従事いただきます。 【具体的には】 具体的な業務内容として想定しているものは以下のとおりです。 ・IR・SR戦略全般の企画立案および実行 ・上場に向けたガバナンス体制・ディスクロージャー方針の企画立案 ・国内外の株主・投資家・アナリスト等への情報提供、定期説明会の開催、対話 ・経営陣や社内関係部門への対話内容のフィードバック ・法定・適時・任意開示書類作成およびそれらの作成に向けた体制・業務フローの整備 ・上場申請に向けた書類の作成および各種審査対応 ・株主総会・決算説明会・施設見学会等のIR・SR関連イベントの企画立案および運営 ・資本市場の動向に関するリサーチ ※上記に加え本人のスキル・関心に応じて、エクイティ・ファイナンス等の関連業務にも携わっていただきます。
企業情報を見る
シャトルマネジメント
■同社にて、下記業務を担当していただきます。 【具体的には】 ・MPW(シャトルロット)の企画・運用・スケジュール管理 ・設計顧客(ファブレス、研究機関等)との技術・進行調整窓口 ・社内プロセス改善、MPWサービスの高度化提案 【MPWとは】 MPW(Multi-Project Wafer)、別名シャトルロットは、半導体製造において「1枚のシリコンウェハを複数のユーザーやプロジェクトでシェアして製造する方式」を意味します。通常、半導体の製造には膨大なコスト(特に回路を転写するための「マスク」代)がかかりますが、これを「相乗り」することで1社あたりの負担を抑える仕組みです。 ※定期的に運行され、複数の乗客(設計データ)を乗せて目的地(物理的なチップ化)へ運ぶ様子が、定期便のバスや宇宙船の「シャトル」に似ていることから上記のように呼ばれています。
企業情報を見る
企業情報を見る
企業情報を見る
DFTエンジニア
■同社にて、下記の(1)または(2)または両方を担当して頂きます。 【具体的には】 (1)歩留やホットスポット解析を目的として、センサIPやDFT(*1)を顧客の設計に組み込み、歩留の低下やホットスポットの原因を故障解析を通じて特定し、前工程プロセスの改善や顧客の設計変更や推奨等の支援を行う (2)複数のダイを実装したチップレットにおいてダイ、インターポーザ、有機基板等における不良個所や電気的特性の劣化の原因を特定するセンサIPやDFT(*1)を顧客の設計に組み込み、故障解析を通じて後工程プロセスの改善や顧客の設計変更や推奨等の支援を行う (*1)DFT: Design for Test
企業情報を見る
企業情報を見る
サステナビリティ担当
下記業務を担当いただきます。 1. サステナビリティ活動全般についての推進を部長、他のエンジニア、課員と協力して行 う。 2. サステナビリティに関するレポート発行準備を部門と協力して必要な情報を収集、管理および実行する業務。 3. 従業員にサステナビリティに関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 周辺地域との連携に基づく社会貢献活動の推進業務。 5. 工場内および周辺地域の生物多様性保全の推進業務。 6. サステナビリティに関する非財務情報開示準備対応業務。 7. SDGs、CSRの対応に関する業務。
情報セキュリティエンジニア<スペシャリスト>
■情報セキュリティエンジニアのスペシャリストとして下記業務をご担当いただきます。 【具体的には】 ・経営層と協働し、同社全社の情報セキュリティ方針を策定/改訂、推進 ・セキュリティリスクマネジメント及び監査計画の策定と実施 ・CSIRTの司令塔としてセキュリティ脅威への対策指示と対応 ・親会社のセキュリティ推進室との連携 ・同社全社的なセキュリティ教育計画の策定と実施 【アピールポイント】 経営層と協働し、同社全社の情報セキュリティ戦略の立案から実行までを統括するCISO補佐として貢献できます。高度なセキュリティ専門知識と経営戦略の視点を融合し、企業価値向上に直結する重要な役割を担う、キャリアの集大成となるポジションです。
企業情報を見る
企業情報を見る
企業情報を見る
(調達部)工事調達マネージャーもしくは担当
■次世代半導体製造拠点の建設に伴う工事調達業務を担当いただきます。 【具体的には】 ・建設工事(建屋、ユーティリティ、クリーンルーム等)の調達戦略立案と実行 ・建設会社、施工業者との契約交渉・管理 ・工事仕様書・見積書の精査および技術的評価 ・工事スケジュール・コスト・品質の管理支援 ・社内関係部門(施設、製造、環境安全など)との連携による調達プロセスの推進 ・サプライヤー評価およびリスク管理 【勤務地に関して】 勤務地は千歳もしくは麹町で、麹町勤務の場合は千歳への出張が発生します
企業情報を見る
企業情報を見る
エネルギー、ISO50001担当
■下記の業務を担当いただきます。 1. エネルギー管理を部長、他のエンジニア、課員と協力して行う。 2. エネルギーマネジメント、ISO50001の導入準備に向けて、関連部門と協力して必要な情 報を収集、整理および管理する業務。 3. 従業員にISO50001に関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 省エネ法、温対法の対応業務。 5. カーボンニュートラルに向けたエネルギーマネジメント戦略の策定 6. Scope3の算定ガイドライン策定 7. SBTi、CDP取得に向けた準備 8. フッ素系温室効果ガス(F-GHG)の削減推進
企業情報を見る
企業情報を見る
企業情報を見る
人事企画(マネージャー)
■事業拡大と組織成長を支える人事制度・組織運営の企画立案から実行まで幅広く携わっていただきます。 ※経営層と連携し、人事領域全般の方針策定から運用まで、一貫して関与していただく予定です。業務はご経験や習熟度に応じて段階的に担当いただきます。 【具体的には】 ・経営層・部門責任者との連携による人事戦略の策定 ・人事制度(等級・評価・報酬)の企画・設計、制度改定プロジェクトの推進 ・評価・報酬制度の運用・改善の実施 ・事業計画に基づく組織設計・人員計画の立案および各部門との調整 ・従業員サーベイの設計・分析、エンゲージメント向上施策の企画・実行 ・経営者報酬や株式報酬に関わる制度設計、資料作成・情報管理 ・有価証券報告書等の人事関連情報開示に伴うデータ整理・管理および開示資料の作成
企業情報を見る
財務(担当~シニアマネージャー)
■財務(担当~シニアマネージャー)として下記業務を担当していただきます。 【具体的には】 ・財務企画(経営の意思決定に資する情報の収集と企画立案) ・コーポレートファイナンス(エクイティファイナンス/デットファイナンス)の企画立案、実行、社内外関係者との折衝 ・各種ステークホルダー(銀行、証券会社、官公庁、監査法人、株主、投資家等)とのコミュニケーション ・資金管理(キャッシュフローの最適化、財政状況の維持) ・為替管理(為替エクスポージャーの管理と為替リスクヘッジ等) 【求人の魅力】 ・国内最大級の資金調達に携わり、日本を背負う産業に関わるチャンスです。 ・上場を展望した財務管理体制の起ち上げをはじめ、政府・民間企業からのエクイティ調達やメガバンクはじめとした金融機関からのデットによる大型資金調達など、日本国内では稀有な財務経験を積むことができるオポチュニティです。
企業情報を見る
企業情報を見る
企業情報を見る
財務会計
■以下部署の業務の中から、これまでのご経験・適性やご希望に応じて配属・担当業務が決定となります(選考プロセスの中でご希望をお知らせください)。 【具体的には】 ・日次業務(仕訳・伝票処理、会計システムへの入力業務) ・出納関連業務(預金管理業務、支払処理業務、買掛金未払金管理業務) ・単体決算業務(月次・四半期・年次単体決算業務、計算書類作成、決算報告資料の作成、勘定科目内訳書の作成) ・税務業務(法人税・消費税等の申告業務) ・会計監査対応 ・内部統制の整備 ・NEDO関連業務 【働き方】 フレックスタイム:フルフレックス 在宅勤務:可能ですが原則出社 ※同社では現状各メンバーともほぼ出社しているものの、ご事情に応じて柔軟な対応をしています 残業時間:平均30-40時間/月、今後増員することで減らす予定 出張:千歳に月1回程度、1回あたり1,2泊 【組織構成】部長以下41名、うち正社員12名、派遣社員29名
企業情報を見る
企業情報を見る
デジタルチップ設計エンジニア<標準セル開発 & DTCO>
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO(Design Technology Co-Optimization)活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA(電力・性能・面積)ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション(特性評価)、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
テストチップ設計エンジニア<物理設計・PPA解析>
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド(BE)実装および関連フローの開発:チップレベルのプランニング、PG(電源/接地)ネットワーク設計から、フロアプラン、配置(Place)、CTS(クロックツリー合成)、配線(Route)、電力解析(PDNAサインオフ)、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発:バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク:詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
企業情報を見る
Chip Implementation EDA Flow 開発エンジニア
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化(Enablement) ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD/EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
企業情報を見る
企業情報を見る
企業情報を見る
HRBPマネージャー
■事業部門のパートナーとして、人事戦略の企画・実行を担いながら、中途採用業務を中心に推進いただきます。 【具体的には】 ・事業戦略に基づく採用計画の策定・実行 ・各部門との採用要件定義、ポジション設計、組織づくりについてのディスカッション ・採用チャネル選定、求人票作成、媒体管理 ・エージェントマネジメント、候補者との折衝 ・面接プロセス設計・運営、クロージング対応 ・採用データ分析、採用プロセス改善 ・HRBPとしての人事課題抽出、組織開発施策の提案・実行 ・採用チームのメンバーマネジメント ・採用から入社、入社式までのプロジェクトマネジメント業務 ・新しい取り組みのPJTオーナー
企業情報を見る
企業情報を見る
企業情報を見る
DFTエンジニア
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT(Design-for-Test:テスト容易化設計)実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG(自動テストパターン生成)、メモリBIST(自己診断テスト)などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計:テストチップ向けのDFTアーキテクチャ(スキャン、バウンダリスキャン、メモリBIST)の定義と実装 ・検証:実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化:テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携:RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価: ATPG/MBISTパターンの作成・検証、実チップ(シリコン)の立ち上げおよびデバッグ支援 ・解析: シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり(イールド)を改善 ・EDA連携: ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
海外営業<海外全域向け/半導体製造装置・砥石>
海外全域における、装置/砥石の営業活動全般、及び現地法人のサポート業務をご担当頂きます。ご経験に応じて、欧米または中国、台湾、韓国を除くアジア圏いずれかのエリアをご担当頂きます。入社後1~2年間は国内営業部に籍を置き、半年程度技術研修を受講いただき、製品・業界理解を深めて頂きます。 【具体的には】 ・装置/砥石の新規/深耕開拓営業を行います。 ・本社にて現地法人社員と連携を取りながら業務を行いますが、必要に応じて海外出張し、同行の上直接顧客へアプローチすることもあります。 ・プレゼンテーション資料、仕様書、見積もり作成などによって、現地法人社員のサポートも行います。 ・現地法人を含めた担当企業の月次目標数値管理も行います。 ・本人の希望及び能力に応じて海外駐在もあります。 【魅力】 価格ありきではない、付加価値訴求に特化した営業活動ができます。ディスコの営業担当は売上ノルマがありません。また、営業活動を通じて最先端テクノロジーの発展に寄与することが可能です。 【募集背景】マーケットの需要増に伴う増員 【配属部署】海外営業部 (1~2年の国内営業部研修の可能性あり) 【出張について】 国内外へ適宜発生します 【残業時間】30~40h/月程度
企業情報を見る
レイアウトデザインエンジニア <メモリ半導体>
同社のレイアウトデザインエンジニアとして、以下の業務を担当していただきます。 ※経験に応じて以下業務のいずれかをを担当していただきます。 【具体的には】 ■NAND型フラッシュメモリのレイアウト設計業務 -チップレベルおよび大規模~中規模周辺回路でのフロアプラン検討および レイアウト設計・検証 -アナログ回路およびデジタル回路のマニュアルによるレイアウト設計 - 機能回路ブロックおよび配線のフロアプラン設計 ■CADエンジニアとの共同でレイアウト設計環境の構築およびその検証環境の構築 ■共同開発パートナ、自社他拠点とのインターフェイス 【働き方】 ■リモート勤務を合わせたハイブリット勤務可(出社:週3~)
半導体工場建設・施設運転管理業務支援
【業務内容】 半導体工場の建設計画の推進、稼働中の動力・インフラ施設(電気設備、機械設備等含む)工事推進、運転管理改善の支援 【具体的にお任せする業務】 工場の生産技術部門や施工業者と連携しながら、プロジェクトの上流フェーズから稼働後の改善にいたるまで、業務を支援・推進していただきます。 ■新工場建設計画の企画・立案(上流フェーズ):世界最先端の半導体製造装置を導入するための、建屋(建築・構造)および電気・機械設備(空調・衛生・動力供給設備)の仕様検討や建設計画の策定 ■工事推進および施工の支援:安全かつ計画通りの立上げに向けた、施工管理・安全管理に関する技術的な助言や各拠点との調整 ■稼働後のインフラ・動力施設の運転管理改善:既存工場における各種ファシリティ設備の安定化、効率化に向けた活動の支援 ■省エネ・CO2削減施策の推進(脱炭素への貢献):同社独自の技術を駆使した、工場全体のエネルギー効率向上のための企画、省エネ・環境負荷低減施策の立案および改善検討
企業情報を見る
パッケージングエンジニア
■次世代光半導体パッケージ設計エンジニアとして、業界標準や規格策定の動向を踏まえつつ、ポリマー光導波路や光電協調技術などの開発ターゲットを定義し、光学・電気の両面から社内パッケージ設計環境の立ち上げを実施していただき、一連の開発を主導していただきます。 【具体的には】 1. アーキテクチャ定義: ・グローバルスタンダードの解析: CPOに関連する業界標準(OIF等)やインターフェース規格、最新のアライアンス動向をいち早くキャッチアップ。 ・開発ターゲットの策定: 顧客の生の声と技術トレンドを融合させ、ポリマー光導波路や光電協調技術の性能目標を定義。事業の開発ロードマップを策定・提案。 2. 協調設計(Co-design): ・設計プラットフォームのゼロベース構築: 光学設計(導波路・結合構造)と電気設計(高速信号・電源・熱)を高度に融合させた、社内独自の「光電協調設計フロー」を構築。 ・最先端ツールの導入: シミュレーション環境や解析環境の選定から導入までを自ら主導し、設計ナレッジを組織の資産へと昇華。 3. プロトタイピング: ・最先端試作の推進: 最新のパッケージ基板や実装技術を駆使し、CPOプロトタイプの実機試作をリード。 ・実証とフィードバック: 光学・電気特性および信頼性評価を行い、その結果を設計へと高速フィードバック。将来的な量産化を見据えた高付加価値製品の仕様を確定。 【CPO(Co-Packaged Optics:光電共パッケージ)とは】 ・CPUやGPU、スイッチICなどの半導体チップと、光通信用の「光エンジン(光トランシーバー)」を同一の基板上に高密度に実装する技術です。 ・電気信号と光信号の変換距離を大幅に短縮し、AIデータセンター等で問題となる高速・大容量通信時の消費電力削減と熱問題を解決する次世代の技術です。
企業情報を見る
光半導体パッケージ設計エンジニア
■光半導体パッケージ設計エンジニアとして、下記業務をご担当いただきます。 【具体的には】 ・パッケージ開発コンセプト検討/計画立案 2030年CPO実現に向けたパッケージ要素開発ターゲットの導出を目的として、業界標準や規格動向の把握、光半導体向けパッケージの技術動向や、顧客VOCも踏まえた開発コンセプトを検討し、目標達成に向けた開発計画を策定・提案します。 ・Feasibility実現性検討 開発計画遂行に向けて、最新のパッケージ基板技術や実装技術を調査・把握し、具体的な開発実施内容を検討した上で、開発遂行に必要な設備/予算/リソースを策定・提案します。 ・同社設計開発環境整備と設計技術のナレッジ蓄積 最新のパッケージ設計環境や解析環境の導入に向けた技術検討を自ら行うことに加えて、必要に応じて外部リソース活用や技術提携先を模索しながら、設計技術蓄積のための方策を検討・提案します。 【入社後のキャリア】 自身のこれまでのスキルを活かし、業界標準や規格策定状況を踏まえた開発ターゲット定義、社内パッケージ設計環境立ち上げ、設計開発技術ナレッジ蓄積を行ないながら開発をリードしていただきます。将来的には社外連携を通して設計力による高付加価値製品を定義し、プロジェクトマネージャーとして量産化を立上げていただきます。
企業情報を見る
知的財産
■フォトニクス、半導体集積関連技術を主たる担当領域としつつ、周辺技術分野にも幅広く関わっていただきます。 また、発明発掘・権利化などの知財リエゾンを主たるミッションとしながら、IPランドスケープ、クリアランス調査、他社特許分析、渉外対応など、知財業務全般に携わっていただきます。 【具体的には】 1.フォトニクス、半導体集積関連技術を中心に、センサ等の応用・周辺技術分野も含めた発明発掘、出願方針の立案、国内外の特許権利化業務。 具体的な技術領域としては、光通信領域(データトラフィック、消費電力増加への課題へのソリューション提供)、フォトニクス センシング(多様な情報取得のための高精細・高感度センサへのソリューション提供)、半導体集積(次世代の高速通信技術に貢献し得る、複合半導体デバイスおよび複合化のための集積化ソリューション提供)などを想定しています。 2.研究開発テーマや事業戦略に基づくIPランドスケープの実施、および知財戦略の立案・提案 3.クリアランス調査、他社特許分析、無効資料調査、知財関連契約、渉外対応(共同出願など)を含む知財実務全般 【業務のやりがい・魅力】 研究開発の上流段階から事業化フェーズまで幅広く関与し、知財の立場から技術開発や事業戦略に直接貢献できるポジションです。単なる出願実務にとどまらず、競争優位の構築や事業リスクの低減に向けた提案まで担うことができるため、知財人材としての専門性と市場価値を高めることができます。また、社外ネットワーキング活動も積極的に行っており、同業他社とのコミュニケーションも図ることができます。