Rapidus株式会社
企業情報を見る
半導体／年収1100万円以上の求人・転職・中途採用情報
公開求人331件中 201〜250件表示
先端半導体の開発・製造を目指す、日系の半導体メーカー
先端半導体の開発・製造を目指す、日系の半導体メーカー
半導体製造管理シニアマネージャー／マネージャー
職種/業界
生産管理 / 半導体年収
1,000万円～1,400万円勤務地
北海道■半導体製造（前工程・後工程いずれか）のマネジメントを担っていただきます。現場の安定稼働・品質向上・人材育成・工程改善など、製造部門の中核として活躍することが期待されています。 【具体的には】 ・製造部門の統括管理（人員配置、工程管理、設備管理）：原価管理、量産用・試作用のロット手配、振出手配、生産活動の運営（チョコ停対策、産業廃棄物の出荷・処理依頼と管理等 ・製造課長・現場リーダーとの連携による業務推進 ・生産性向上・歩留まり改善・品質安定化のための施策立案・実行 ・製造工程の改善活動（QCサークル、5S、カイゼン活動など） ・製造関連規程・標準書の整備と運用 ・安全衛生管理の推進 ・他部門（技術、品質保証、営業など）との連携・調整 ・部門社員の育成・評価・指導
Rapidus株式会社
企業情報を見る
Rapidus株式会社
企業情報を見る
Rapidus株式会社
企業情報を見る
MASKエンジニア
職種/業界
電気回路設計 / 半導体年収
400万円～1,200万円勤務地
東京都千代田区下記業務をご担当いただきます。 【具体的には】 ・Fill：チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting：下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf： CD（Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF （またはフレーム／スクライブ） 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release：マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
Rapidus株式会社
企業情報を見る
Rapidus株式会社
企業情報を見る
Rapidus株式会社
企業情報を見る
Rapidus株式会社
企業情報を見る
HRBPマネージャー
職種/業界
採用 / 半導体年収
1,000万円～1,200万円勤務地
北海道千歳市■事業部門のパートナーとして、人事戦略の企画・実行を担いながら、新卒採用業務を中心に推進いただきます。 【具体的には】 ・事業戦略に基づく採用計画の策定・実行 ・各部門との採用要件定義、ポジション設計、組織づくりについてのディスカッション ・学校、官公庁などの関係者への訪問、調整、交渉等 ・採用チャネル選定、求人票作成、媒体管理 ・エージェントマネジメント、候補者との折衝 ・面接プロセス設計・運営、クロージング対応 ・採用データ分析、採用プロセス改善 ・HRBPとしての人事課題抽出、組織開発施策の提案・実行 ・採用チームのメンバーマネジメント ・採用から入社、入社式までのプロジェクトマネジメント業務 ・新しい取り組みのPJTオーナー
Rapidus株式会社
企業情報を見る
モデリングエンジニア
職種/業界
研究・開発 / 半導体年収
400万円～1,200万円勤務地
—同チームのメンバーとして、多様な設計ニーズを持つ顧客がAI（人工知能）アプリケーション向けの製品を実現できるよう、業界最先端のプロセス技術の共同最適化（Co-optimization）の最前線に立っていただきます。コンパクトモデリング・チームは、プロセス開発チームとの設計インターフェースとしての役割を果たし、すべての新しい同社プロセスにおいて、設計とプロセスの主要な相互作用を構築しています。 【具体的には】 高度にインタラクティブなチーム環境において、多様な回路設計環境下でシリコン性能を極めて正確に再現するため、SPICEレベルのシミュレーションに向けた各種デバイスモデルのソフトウェア開発および維持管理を行っていただきます。 ・同社のPDKでサポートされている業界標準の回路シミュレーションツールにおいて、コンパクト／SPICEデバイスモデルのコードおよび方程式の開発・維持管理。 ・モデルパラメータ抽出、新技術開発、およびシリコンプロセス制御モニター（PCM）のためのテスト構造の開発・維持管理。 ・技術開発チームおよびEnablementチームと密接に連携し、高品質なモデルを提供。
Rapidus株式会社
企業情報を見る
Rapidus株式会社
企業情報を見る
Rapidus株式会社
企業情報を見る
デジタルチップ設計エンジニア＜標準セル開発 & DTCO＞
職種/業界
研究・開発 / 半導体年収
400万円～1,200万円勤務地
北海道千歳市 他デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO（Design Technology Co-Optimization）活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA（電力・性能・面積）ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション（特性評価）、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
Rapidus株式会社
企業情報を見る
テストチップ設計エンジニア＜物理設計・PPA解析＞
職種/業界
研究・開発 / 半導体年収
400万円～1,200万円勤務地
北海道千歳市 他テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
Rapidus株式会社
企業情報を見る
Chip Implementation EDA Flow 開発エンジニア
職種/業界
電気回路設計 / 半導体年収
400万円～1,200万円勤務地
北海道千歳市 他Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化（Enablement） ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD／EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
Rapidus株式会社
企業情報を見る
DFTエンジニア
職種/業界
電気回路設計 / 半導体年収
400万円～1,200万円勤務地
北海道千歳市 他2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT（Design-for-Test：テスト容易化設計）実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG（自動テストパターン生成）、メモリBIST（自己診断テスト）などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計：テストチップ向けのDFTアーキテクチャ（スキャン、バウンダリスキャン、メモリBIST）の定義と実装 ・検証：実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化：テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携：RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価： ATPG／MBISTパターンの作成・検証、実チップ（シリコン）の立ち上げおよびデバッグ支援 ・解析： シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり（イールド）を改善 ・EDA連携： ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
Rapidus株式会社
企業情報を見る
半導体測定ラボエンジニア
職種/業界
研究・開発 / 半導体年収
400万円～1,200万円勤務地
北海道千歳市2nm世代の先端ロジック開発におけるデバイス測定業務を担っていただきます。 【具体的には】 ・半導体デバイスのI-V、 C-V、RF S-para、ノイズなどの電気的特性測定および解析業務 ・測定装置やシステムの調整・管理・保守 ・測定データの収集・解析・報告 ・チームメンバーと協力して測定ラボ装置のダウンタイム低減と効率良いラボ運営 下記に挙げる装置の一部または全部を扱える方を歓迎しています。（現在未経験だとしてもこれらに興味があり、将来的にこれらの専門性を身に着けて業務していただけるやる気のある方も大歓迎です。） ■半導体パラメータアナライザー ■パラメトリックテスター ■容量計 ■周波数カウンタ ■フルオートプローバー ■セミオートプローバー ■1／fノイズ測定器 ■熱雑音測定器 ■高周波プローブ ■ネットワークアナライザー
Rapidus株式会社
企業情報を見る
半導体パッケージ設計エンジニア ＜物理設計・TEG設計＞
職種/業界
研究・開発 / 半導体年収
400万円～1,200万円勤務地
北海道千歳市下記業務をご担当いただきます。 【具体的には】 アドバンスドパッケージ（2.5D／2.xD／3D等）におけるインターポーザやパッケージ基板の設計および開発のためのTEG設計を行っていただきます。また物理設計者の立場から設計フローの構築にも関与いただくポジションです。SiインターポーザではCD（Critical Dimension）測定、アライメント、オーバーレイなどのプロセス制御に必要な計測構造を、KERF（スクライブ）領域内に配置するための構造設計およびレイアウト開発業務もございます。
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
オートモーティブの領域向け技術コンサル業務
転勤なし
職種/業界
プロジェクトマネージャー / 半導体年収
800万円～1,500万円勤務地
神奈川県横浜市西区同社は先端半導体のメーカーとして先端微細半導体のLSI設計の開発も進めています。同社は領域問わず開発を進めており、今回は自動車領域向けの開発に詳しい経験者をターゲットに自動車領域向け、顧客向けの技術コンサルを募集しています。 【ポジション詳細】 国内海外の自動車領域の顧客向けに「どのようにデバイスが必要か」を規格含めて検討していく中で、技術的な観点で支援を進めます。本ポジションには、ASICの設計エンジニア、プロマネチーム等が連携して関わります。 【同社について】 TSMCが持つ唯一のASIC設計半導体メーカーです。同社は台湾に本社を置き、アメリカ・ヨーロッパ・韓国・中国などグローバルに展開しており、2005年に日本法人として設立されたグループ唯一の「半導体製品・設計開発メーカー」です。TSMC2nm／7nm／6nm／3nmの世界初製品を設計開発したのも同社であり、高い技術力のなかで就業可能です。 【魅力】 ■先端技術に関する習得が可能。まだない領域のチップを推進することから、働きがいとしても抜群です。 ■働きやすい環境・みなとみらい横浜ランドマークタワーが拠点となり、無料の各種ドリンクやスナック等が設置されているリフレッシュコーナーを完備。一般的な社会保険に加え、民間保険会社の医療保険、生命保険に加入。保険料は会社が負担。コアタイムなしのフレックスタイム制であり、柔軟な働き方が可能です。社員と社員の家族を大切にする代表の考えの下、長期勤務が出来るための制度・施策を多数導入しています。
世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人
※オープンポジション※半導体設計／デザインエンジニア＜3・5nmプロセス含む先端半導体デバイス＞
外資系企業
職種/業界
電気回路設計 / 半導体年収
500万円～1,200万円勤務地
神奈川県同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム（DTP）を有しています。 同ポジションでは、同社デザインエンジニアリング部隊（設計スペシャリスト部隊）にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計／アナログ回路設計／メモリ設計／レイアウト設計／標準セル設計／特性評価エンジニア／合成エンジニア／DFTエンジニア／設計検証／CADエンジニア等 ＜採用に際して＞ ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能： 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能： 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
ASIC／SoC設計エンジニア＜Front-End＞
転勤なし
職種/業界
電気回路設計 / 半導体年収
600万円～1,200万円勤務地
神奈川県横浜市西区■先端プロセス製品開発の需要拡大、更なる高パフォーマンス化に向けての増員採用。大手半導体メーカー出身とともにフロントエンド設計をご対応いただきます。 【具体的には】 適正に応じて以下の業務をご担当いただきます。 - RTL ～ 論理合成＆形式検証 - 顧客から受け入れたNetlist／SDC／UPF、CPF、Library等の受け入れチェック - STA （実行＆解析＆修正、Timing解析＆Timing収束戦略立案 等） - STA制約改善提案＆修正 等 - 顧客への回路改善提案（低消費電力化、高speed化、小サイズ化 等向け） 【特徴】 ■TSMCが持つ唯一のASIC設計半導体メーカーです。同社は台湾に本社を置き、アメリカ・ヨーロッパ・韓国・中国などグローバルに展開しており、2005年に日本法人として設立されたグループ唯一の「半導体製品・設計開発メーカー」です。TSMC2nm／7nm／6nm／3nmの世界初製品を設計開発したのも同社であり、高い技術力のなかで設計が可能です。 ■働きやすい環境です。 みなとみらい横浜ランドマークタワーが拠点となり、無料の各種ドリンクやスナック等が設置されているリフレッシュコーナーを完備。一般的な社会保険に加え、民間保険会社の医療保険、生命保険に加入。保険料は会社が負担。年間休日129日（2021年度実績）コアタイムなしのフレックスタイム制であり、柔軟な働き方が可能です。社員と社員の家族を大切にする代表の考えの下、長期勤務が出来るための制度・施策を多数導入しています。
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
ASIC／SoC設計エンジニア＜ Back-End＞
転勤なし
職種/業界
電気回路設計 / 半導体年収
600万円～1,200万円勤務地
神奈川県横浜市西区■先端プロセス製品開発の需要拡大、更なる高パフォーマンス化に向けての増員採用。大手半導体メーカー出身のエンジニアと共にバックエンド設計をご担当いただきます。 【具体的には】 - レイアウト設計（Floorplan～配置～CTS～配線～Timing収束～PV収束） - Pin-Assignment（外部端子、Ball-Pin等）、BUMP設計、RDL - STA結果解析 ＆ Timing収束 - 電源配線構造検討＆電源Mesh配線 - Physical Verification（DRC、LVS 等） - IR-drop解析＆収束 【特徴】 ■TSMCが持つ唯一のASIC設計半導体メーカーです。同社は台湾に本社を置き、アメリカ・ヨーロッパ・韓国・中国などグローバルに展開しており、2005年に日本法人として設立されたグループ唯一の「半導体製品・設計開発メーカー」です。TSMC2nm／7nm／6nm／3nmの世界初製品を設計開発したのも同社であり、高い技術力のなかで設計が可能です。 ■働きやすい環境です。 みなとみらい横浜ランドマークタワーが拠点となり、無料の各種ドリンクやスナック等が設置されているリフレッシュコーナーを完備。一般的な社会保険に加え、民間保険会社の医療保険、生命保険に加入。保険料は会社が負担。年間休日129日（2021年度実績）コアタイムなしのフレックスタイム制であり、柔軟な働き方が可能です。社員と社員の家族を大切にする代表の考えの下、長期勤務が出来るための制度・施策を多数導入しています。
半導体ソリューション企業
半導体ソリューション企業
マーケティング＜ファウンドリ事業＞
外資系企業
職種/業界
ブランドマーケティング / 半導体年収
700万円～1,100万円勤務地
京都府【仕事内容】 ・ファウンドリ事業におけるマーケティング戦略の企画・実行 ・市場調査、競合分析、顧客ニーズの把握 ・新規顧客開拓および既存顧客との関係強化 ・事業拡大に向けたプロモーション施策の立案 ・グローバルチームとの連携による市場調査 【ポジションにおける魅力】 ■事業拡大のコアメンバーとして挑戦できる ・事業立ち上げフェーズから参画し、自分のアイデアや戦略がそのまま事業成長に直結するポジション。会社の未来を自らの手で切り拓くダイナミズムを実感できます。 ■グローバル市場を舞台に活躍できる ・国内外の多様な顧客、パートナーと連携し、最先端の半導体ビジネスを推進していくことで世界を相手にマーケティング力を存分に発揮できます。
ヌヴォトン テクノロジージャパン株式会社
企業情報を見る
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体設計エンジニア＜アナログ＞
職種/業界
電気回路設計 / 半導体年収
500万円～1,200万円勤務地
東京都大田区 他LSI設計の請負立ち上げメンバーを募集します！〜最先端のハードウェア/ソフトウェア開発でIoT社会を実現〜 【職務内容】 半導体製品(アナログ)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計、各種アナログIP設計/回路/レイアウト/実機評価/テスタ評価 等 ※ご経験や適性、希望に応じて担当してお任せ致します。 【就業環境】 大手メーカー出身のベテランエンジニアからOJTを受けることができます。スキルに不安をお持ちの方は周りの方からサポートいただけます。 【プロジェクト例】 次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
Digital設計担当＜DFT設計＞
転勤なし
職種/業界
電気回路設計 / 半導体年収
800万円～1,500万円勤務地
神奈川県横浜市西区Digital設計担当として、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様（回路構成）に合わせ最適化したDFT回路の仕様設計／実装および検証 ・DFT工程の顧客窓口対応（顧客との折衝、進捗報告等） ・DFTツールを活用したTEST回路の実装 （MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等） ・DFTツールでは対応できないTEST回路のRTL設計／検証／論理合成 ・設計実装したDFT回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計／検証／管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討／実施 ・担当製品のDFTリーダーとして社内外各部門との協力／交渉 ・担当製品のDFTリーダーとして自社／協力会社のDFTエンジニアの取り纏め（タスクアサイン／進捗管理／サポート）
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
DFT設計リーダー＜ASIC／SoC＞
転勤なし
職種/業界
電気回路設計 / 半導体年収
800万円～1,500万円勤務地
神奈川県横浜市西区DFT設計リーダーとして、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様（回路構成）に合わせ最適化したDFT回路の仕様設計／実装および検証 ・DFT工程の顧客窓口対応（顧客との折衝、進捗報告等） ・DFTツールを活用したTEST回路の実装 （MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等） ・DFTツールでは対応できない特別なTEST回路のRTL設計／検証／論理合成 ・設計実装したDFT回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計／検証／管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討／実施 ・担当製品のDFTリーダーとして社内外各部門との協力／交渉 ・担当製品のDFTリーダーとして自社／協力会社のDFTエンジニアの取り纏め（タスクアサイン／進捗管理／サポート）を行う ・DFT部門マネージャーとして自チームのDFTエンジニアの日常的なマネジメント
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
Global Unichip Japan(TSMCグループ)株式会社
企業情報を見る
コンサルタント＜車載向け半導体＞
転勤なし
職種/業界
品質保証 / 半導体年収
1,200万円～1,800万円勤務地
神奈川県横浜市西区車載SoC向け顧客に対して 「FuSa（Functional Safety）」をコンサルティング （世界中の顧客が対象）していただきます。 【具体的には】 ・顧客の車載SoC（ASIC）仕様をベースにFuSa対象（ISO26262準拠）となる回路の定義・策定、品質確保手段の立案 ・Safety PlanとHardwere Safety要求をその目標と合わせて定義 ・顧客回路仕様に沿ってFuSa islandを定義 ・対象となるASILグレードの判断・判定 ・FMEDA （Failure Modes Effects and Diagnostics Analysis）をベースとした解析 ・AEC-Q100必要性の判断：AECグレードレベルの判断・判定 ・AEC-Q104必要性の判断：MCM （Multi-Chip-Module） StressテストとDFT手法の立案 ・定義したFuSa対象に対するDFT戦略立案 （LBIST対象箇所・DFTレベル判断 等） ・社内、物理実装設計メンバー （RTL／論理合成／DFT／P&R／PV） との協調対応（定義したFuSa対象が物理実装困難であれば代替案を立案） ・定義したFuSa設定ゴールに沿って顧客の回路設計をサポート（コンサルティング）
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体デバイス等の開発・量産化・改善、生産システムの企画等を担う企業
半導体ソリューション企業
半導体ソリューション企業
ヌヴォトン テクノロジージャパン株式会社
企業情報を見る
ヌヴォトン テクノロジージャパン株式会社
企業情報を見る
プロセス開発エンジニア＜GaN＞
外資系企業
職種/業界
プロセスエンジニア / 半導体年収
550万円～1,150万円勤務地
富山県■同社にて、パワー半導体＜GaN＞におけるプロセス開発の下記業務を担当していただきます。 【具体的には】 ■パワーGaNトランジスタ用エピタキシャルウェハの結晶成長技術開発 ・MOCVD法を用いたGaN系薄膜成長技術開発 ・量産化技術開発 ■パワーGaNトランジスタのウエハプロセス開発 ・化合物半導体（GaN系）のプロセス要素技術開発（成膜、エッチング、不純物拡散、電極形成など） ・パワーGaNトランジスタの製造プロセス開発（電極構造の形成、共振器構造の形成など） ・パワーGaNトランジスタのデバイス特性評価
世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人
※オープンポジション※半導体設計／デザインエンジニア＜3・5nmプロセス含む先端半導体デバイス＞
外資系企業
職種/業界
研究・開発 / 半導体年収
500万円～1,200万円勤務地
大阪府同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム（DTP）を有しています。 同ポジションでは、同社デザインエンジニアリング部隊（設計スペシャリスト部隊）にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計／アナログ回路設計／メモリ設計／レイアウト設計／標準セル設計／特性評価エンジニア／合成エンジニア／DFTエンジニア／設計検証／CADエンジニア等 ＜採用に際して＞ ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能： 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能： 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。
半導体設計エンジニア＜デジタル＞
職種/業界
電気回路設計 / 半導体年収
500万円～1,200万円勤務地
東京都大田区 他LSI設計の請負立ち上げメンバーを募集します！〜最先端のハードウェア/ソフトウェア開発でIoT社会を実現〜 【職務内容】 半導体製品(デジタル)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計、RTL設計(論理設計)/検証/DFT/インプリ/P＆R/STA/タイミング検証/FPGA 等 ※ご経験や適性、希望に応じて担当してお任せ致します。 【就業環境】 大手メーカー出身のベテランエンジニアからOJTを受けることができます。スキルに不安をお持ちの方は周りの方からサポートいただけます。 【プロジェクト例】 次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発
ヌヴォトン テクノロジージャパン株式会社
企業情報を見る
DFT回路設計＜半導体集積回路＞
外資系企業
職種/業界
電気回路設計 / 半導体年収
550万円～1,150万円勤務地
神奈川県横浜市■同社にて半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■RTL（Verilog-HDL）を用いたデジタル回路設計、検証業務 ■EDAツールを用いたDFT設計、検証業務 ■製品検査用のテストパターン設計 ■検査データ分析、改善運動 ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP／ISP、通信＆インターフェースLSI、イメージセンサ、レーザダイオードなど
ヌヴォトン テクノロジージャパン株式会社
企業情報を見る
レイアウト設計＜半導体集積回路＞
外資系企業
職種/業界
電気回路設計 / 半導体年収
550万円～1,150万円勤務地
神奈川県横浜市同社にて、半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■レイアウト設計業務 例：EDAツール（IC Compiler）など ■タイミング設計業務 例：EDAツール（Design Compiler、PrimeTime） ■マスク検証業務 例：EDAツール（Calibre） ■技術開発 例：高性能化、低消費電力化など ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP／ISP、通信＆インターフェースLSI、イメージセンサ、レーザダイオードなど ※ご経験に応じて担当いただく製品を決めさせていただきます
世界トップクラスの外資系半導体ファンドリーの日本法人
世界トップクラスの外資系半導体ファンドリーの日本法人
※オープンポジション※半導体設計／デザインエンジニア＜3・5nmプロセス含む先端半導体デバイス＞
外資系企業
職種/業界
電気回路設計 / 半導体年収
500万円～1,200万円勤務地
神奈川県■同社グループは、世界中に最先端プロセスでのファウンダリーを有しており、世界主要トップメーカーからの製造受託製造開発を行っています。その中で、世界各国の主要トップ半導体メーカーからの受注に向け、最先端ツール・プロセスを用いたデザインテクノロジープラットフォーム（DTP）を有しています。 同ポジションでは、同社デザインエンジニアリング部隊（設計スペシャリスト部隊）にて、世界各国のデバイスメーカーと連携を取り、円滑な設計・開発を進めるためのエンジニアリング設計業務を行っていただきます。 【具体的には】以下の通り幅広いポジションで採用を行っています。 APR・物理設計／アナログ回路設計／メモリ設計／レイアウト設計／標準セル設計／特性評価エンジニア／合成エンジニア／DFTエンジニア／設計検証／CADエンジニア等 ＜採用に際して＞ ポテンシャル・即戦力を含む回路設計ポジションを募集しています。 【同社おすすめ理由】 ■最先端プロセス設計が可能： 世界各国のデザインセンターにおいて最新の拠点が同拠点です。3nm,5nmのプロセスノードでのツール含めた半導体設計が可能であり、唯一無二の設計開発が可能です。 ■世界トップの主要デバイスメーカー向け設計が可能： 基本的に海外主要企業向け設計業務を行いますため、常に最新の設計スキルが身につきます。
工場ファシリティの工事／保守担当
転勤なし
職種/業界
設備保全 / 半導体年収
850万円～1,200万円勤務地
長野県茅野市■ご経験や適性に応じて、以下いずれかの業務を担当いただきます。 ①自社工場や福利厚生施設の空調設備の設置、内装、電気配線等の工事業務 ②自社設備の維持管理を担当 【具体的には】 ・工場設備（電気設備、 空調設備、給排水設備など）の設計、施工 ・工場のインフラ設備の管理業務全般 ・ポンプや配管、コンプレッサーなどを中心とする、工場設備の保守・メンテナンス ・新工場稼働後も、進化する工場を目指し常にインフラの最適化 ・実際の作業を通して、効率の良い作業方法のアイデアを出し、実現していくこともミッションです
東証プライム上場 SoCの設計・開発・販売を行う日系ファブレスメーカー
東証プライム上場 SoCの設計・開発・販売を行う日系ファブレスメーカー
SoC開発-デジタルレイアウト設計エンジニア
職種/業界
電気回路設計 / 半導体年収
678万円～1,352万円勤務地
愛知県■同社にて、以下の業務をご担当いただきます。 【具体的には】 ・デジタルレイアウト設計開発業務 ・プロジェクトステータス、トラブルシューティングプロセス、技術的な調査結果及び事後分析レポートの作成も行いプロジェクトメンバーへ報告する。また、顧客の現地言語若しくは英語を用いて直接顧客へ報告を行う場合あり。 ・部門横断的なチームと緊密に連携しながら、プロジェクトで生じる技術的な問題解決を行う。 ・より良い方法を考え、作業手順改善活動を行う、またプロジェクト終了時には結果を振り返り、次プロジェクトへの反省及び対策を行う。 ●将来のキャリアパス ・デジタルレイアウト設計チームリーダー ・日本/海外拠点でのデジタルレイアウト設計プロジェクトリーダー ・デジタルレイアウト設計における設計フロー開発担当
東証プライム上場 SoCの設計・開発・販売を行う日系ファブレスメーカー
東証プライム上場 SoCの設計・開発・販売を行う日系ファブレスメーカー
DFTエンジニア・マネージャー
職種/業界
実験・評価・解析 / 半導体年収
678万円～1,519万円勤務地
愛知県■同社にて、DFT業務全般をご担当いただきます。 【具体的には】 ・SoC製品のDFT仕様策定、検討 ・EDAツールを活用した製品のDFT設計 ・DFT設計タスクの自動化環境の構築 ●将来のキャリアパス ・まずはDFT・テストの専門エンジニアとして技術スキル・マネジメントスキルの向上・拡大を目指す ・適正に応じて、SoC製品の上流設計、レイアウト設計、量産サポートなどの業務を経験頂く事も可能 ・将来的にはSoCの製品企画、商談対応、開発マネジメント推進などの業務推進可能性有 ・海外勤務(北米,欧州,台湾,中国など)も希望があれば可能
東芝デバイス＆ストレージ株式会社
企業情報を見る
製品開発エンジニア＜化合物半導体＞
職種/業界
研究・開発 / 半導体年収
450万円～1,200万円勤務地
兵庫県揖保郡太子町■化合物半導体の製品開発エンジニアとして、下記業務を担当していただきます。 【具体的には】 ・デバイス設計・シミュレーション(TCAD) ・パワーモジュール パッケージ開発 ・試作・性能評価・解析 ・量産立上業務 【働く環境】 SiCの研究開発は兵庫の姫路半導体工場に人員を集約しており、パワーモジュール開発、デバイス設計、プロセス開発、製造まで一貫して取り組んでいるため、一連の業務を経験いただきながらPDCAを回しやすい職場環境です。半導体エンジニアとして最先端の技術領域に取り組まれたい方におすすめの求人です。
東芝デバイス＆ストレージ株式会社
企業情報を見る
プロセス開発エンジニア／ユニットプロセス＜ディスクリート半導体＞
職種/業界
プロセスエンジニア / 半導体年収
450万円～1,200万円勤務地
石川県能美市■ディスクリート半導体（特にパワーデバイス）に関する、下記の業務を担当していただきます。 【具体的には】 パワーデバイスのプロセス開発、装置開発 同社はこれまで、200mmウエハー対応の製造ラインの生産能力を増強してきました。 今回、同社の既存建屋における200mmウエハー対応のクリーンルーム内に、300mmウエハー対応の製造ラインを敷設し、低耐圧MOSFET、IGBTの生産能力を増強します。 ①300mmウエハー対応の製造ラインの構築、および新製品に対応した新規プロセス・装置を開発する人材。 ②化合物半導体の大口径化に適したウェーハ製造プロセス・装置を開発する人材。 上記に従事いただける方を募集しております。
東芝デバイス＆ストレージ株式会社
企業情報を見る
...
...