企業情報を見る
神奈川県/半導体/年収1300万円以上の求人・転職・中途採用情報
企業情報を見る
半導体パッケージ材料開発・評価技術開発
■半導体パッケージ用材料、特に後工程用絶縁膜・保護膜の開発を担っていただきます。 【具体的には】 (1)半導体パッケージ用材料処方開発者:絶縁膜・保護膜に代表される半導体パッケージ材料の処方開発、および商品化 (2)半導体パッケージ用材料評価・プロセス技術者:絶縁膜・保護膜に代表される半導体パッケージ材料の評価技術の開発 【業務の魅力】 ・同社の独自技術と化学の深い知見を活かし、半導体パッケージの先端材料開発に携われます ・半導体業界の成長分野である先端パッケージング技術に直結した研究開発で、社会的インパクトの大きい仕事ができます ・国内外の半導体/装置メーカーと連携し、グローバルな視点で材料開発を推進できます ・新規材料創出から量産技術の確立まで幅広いフェーズで、技術者として成長できます ・同社の多様な事業領域で培った技術基盤と安定した経営基盤のもと多角的かつ長期的なキャリア形成が可能です
企業情報を見る
レイアウト設計エンジニア
ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当いただきます。フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。 【具体的には】 社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトをリーダーとして、前に進めたい方に適したポジションです。ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担っていただきます。フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。
企業情報を見る
レイアウト設計 技術マネージャー
ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当いただきます。フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。この業務では、社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトを前に進めたい方に適したポジションです。 【具体的には】 ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担います。フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当しています。
企業情報を見る
プロセスインテグレーション研究開発<FEOL>
■半導体プロセスにおけるFEOLに関わるプロセスインテグレーションエンジニアとして、下記を担当いただきます。 【具体的には】 デバイス構造を実現するためのトータルプロセスフローの設計・構築を担っていただきます。 ・各種ユニットプロセスや材料を組み合わせたトータルプロセスフローの設計 ・デバイス開発チームおよびユニットプロセス開発チームとの連携による技術課題の解決 ・デバイス試作の推進および試作品の電気特性・物性評価、解析 ・評価結果を基にしたプロセス最適化、新規構造・新規技術の開発推進 【想定されるポジション】 最先端イメージセンサーのデバイス構造を実現するためのFEOLプロセスインテグレーション開発(プロセスフロー設計、試作、特性評価)を担当いただきます。ご経験やスキルに応じて、開発担当者として専門性を高めていただくほか、チームやテーマを牽引するリーダーとしての活躍も期待されています。
企業情報を見る
ASIC/SoC DFT設計 技術マネージャー
顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当いただきます。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 【具体的には】 業務では、各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担っていただきます。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当いただきます。これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。
企業情報を見る
ASIC/SoC - DFT設計 エンジニア
顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当いただきます。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 【具体的には】 業務では、各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担っていただきます。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。さらに、担当製品のDFTリーダーとして、顧客や社内外の関係者との調整、協力会社を含むエンジニアの取りまとめ、進捗管理や技術支援も担当いただきます。設計スキルだけでなく、プロジェクト推進力やコミュニケーション力も発揮しながら、チームをリードしていきたい方に適した役割です。これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。
企業情報を見る
ASIC /SoC - FED設計 技術マネージャー
論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析(STA)を実施いただきます。また、Design CompilerシリーズやGenusを用いた論理合成、SDC(タイミング制約)の設計・作成・レビュー・最適化にも携わっていただきます。 【具体的には】 設計業務においては、社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進いただきます。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っていただきます。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいただきます。マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当いただきます。これまで培ってきた論理合成、STA、SDC設計、顧客対応、物理設計との調整経験を活かし、設計チームを技術面・組織面の両方から牽引していただくことを期待されています。
企業情報を見る
ASIC /SoC - FED設計エンジニア
論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析(STA)を実施していただきます。また、Design CompilerシリーズやGenusを用いた論理合成、SDC(タイミング制約)の設計・作成・レビュー・最適化にも携わっていただきます。 【具体的には】 顧客からリリースされたデータベースの受け入れチェックを行い、問題点の抽出し、解決策を検討し、顧客へフォードバックを実施し、顧客と密接な関係を構築していきます。設計業務においては、社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進していただきます。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っていただきます。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいただきます。これまで培ってきた論理合成、STA、SDC設計、顧客対応、DFT、レイアウト設計者との調整経験を活かし、設計チームを技術面から牽引していただくことを期待されています。
企業情報を見る
プロジェクトマネジメント<ASIC/SoC開発設計>
■ASIC/SoC設計プロジェクトマネージャーとして、先端プロセス製品開発の需要拡大、更なる高パフォーマンス化に向けての下記業務を対応していただきます。 【具体的には】 - 製品マネージメント(社内設計者と協業し、プロジェクトの社内進捗管理、スケジュール立案、社内他部門との折衝などの対応) - 顧客対応窓口 (顧客対応窓口として、顧客要求依頼対応、質疑応答、会議進行、量産歩留まり窓口などの対応) - 顧客交渉(新規製品受注のためのプレゼン、見積対応) 【特徴】 ■TSMCが持つ唯一のASIC設計半導体メーカーです。同社は台湾に本社を置き、アメリカ・ヨーロッパ・韓国・中国などグローバルに展開していて、2005年に日本法人として設立されたグループ唯一の「半導体製品・設計開発メーカー」です。TSMC2nm/7nm/6nm/3nmの世界初製品を設計開発したのも同社であり、高い技術力のなかで設計が可能です。 ■働きやすい環境です。 みなとみらい横浜ランドマークタワーが拠点となり、無料の各種ドリンクやスナック等が設置されているリフレッシュコーナーを完備。一般的な社会保険に加え、民間保険会社の医療保険、生命保険に加入。保険料は会社が負担。年間休日129日(2021年度実績)コアタイムなしのフレックスタイム制であり、柔軟な働き方が可能です。社員と社員の家族を大切にする代表の考えの下、長期勤務が出来るための制度・施策を多数導入しています。
企業情報を見る
貿易管理・輸出入コンプライアンス責任担当
日本における輸出入コンプライアンス、貿易オペレーション、通関業務、および関連する貿易管理全般を統括する責任者としてご担当いただきます。 日本の関税法令、外為法(FEFTA)、各種制裁規制などの関連法令を遵守しながら、日本拠点における貿易業務をリードするとともに、同社のグローバル貿易管理プログラムの導入・運用を推進していただきます。 ■輸出入・物流オペレーション ・日本拠点における輸出入業務全般(通関、必要書類、各種許認可など)の管理・運営 ・日本における貿易管理の専門家として、社内の各部門を支援 ・通関業者・フォワーダーの管理、サービス品質向上および継続的な業務改善 ・コンプライアンス、通関品質、コスト、リードタイムに関するKPIの策定・管理・改善 ・製造、調達、サプライチェーン、物流、カスタマーサービス、通関業者と連携し、輸送・通関上の課題解決、供給リスクの低減、新製品導入および事業継続を支援 ・国内外の輸送、倉庫、配送業務を管理し、生産・研究開発・顧客への安定供給を実現 ■貿易コンプライアンス・リスク管理 HSコード分類、関税評価、原産地判定、輸入許可、記録保存など輸入コンプライアンス業務 ■貿易管理体制の構築 ・同社グローバル貿易管理プログラムの日本拠点への展開 ・輸入管理、通関、輸出管理に関する社内教育・トレーニングの実施 ・通関業者、フォワーダー、行政機関、外部アドバイザーとの良好な関係構築 ・日本拠点向け業務手順書・運用ルールの整備・維持 ■業務改善・プロジェクト推進 貿易管理業務のデジタル化・自動化の推進
イメージセンサー研究開発/画素開発エンジニア
■イメージセンサー研究開発/画素開発エンジニアとして、以下の業務をご担当いただきます。 【具体的には】 CMOSイメージセンサー画素開発エンジニアとして、次世代のより高精度、高機能なイメージセンサーの実現に向けて、新規画素構造の提案、フォトダイオードやトランジスタ、集光構造のデバイス設計を複数のシミュレーターを用いて行っていただきます。また、自身で開発した画素の特性評価/検証も行っていただきます。それに必要な多くの国内外の関連部署(回路設計者、デバイスエンジニア、製造部署など)と連携して画素開発を推進していただきます。 【想定ポジション】 テーマやプロジェクトに応じて数名~10名程度のチームの担当者あるいは経験に応じてリーダーとして業務に取り組んでいただきます。 【描けるキャリアパス】 世界で最先端のイメージセンサーを開発している職場で、新規デバイスの研究開発に携わっていただききます。自身で開発した技術は、商品化まで担当することも可能です。研究から商品化まで様々なフィールドで活躍の場があります。これらにより、国内/海外を問わず、社内メンバおよび顧客含めた社外をリーディングしながら、世の中に感動を提供することができるような技術や製品を実現することができます。
光半導体プロセス開発エンジニア<新規プロセス開発>
光通信用途の高速光素子の作製プロセス技術開発を担当していただきます。 【具体的には】 ・ウェット/ドライエッチング、メタライゼーション、リソグラフィなどの NPI (New Product Introduction:新製品導入) のための個別プロセス研究の計画と実行。 ・上記の職務を達成するために、R&D設計チーム および OPSウェハ製造・生産技術チーム と連携・協力する。 ・将来の量産に適用可能なプロセスフローを作成するために、プロセスステップをインテグレーション(統合) する。 ・生産性、歩留まり、コストの改善に貢献する 新しいプロセス技術を提案 する。 【本ポジションのミッション】 本ポジションは、光通信用半導体レーザ・フォトダイオードのウエハプロセスの開発を通して産業変革を支えるキーデバイスを創ることがミッションです。 次世代の製品を開発する上で、安定して量産できるかどうか、お客様の必要な製品へと仕上げられるかどうか、生産プロセスが肝心要な役割を担っています。 開発していただくのはInPウエハでの光半導体素子を作り上げるためのプロセス。スピード感のある開発サイクルの中で、ご知見とスキルセットを活かし、世界のデータ通信インフラを一緒に作っていただける方を募集しています。
テストエンジニア<光半導体チップ>
テストエンジニアのマネージャー候補として以下業務をご担当いただきます。 【具体的には】 ・チップテストエンジニア部門におけるリードとして予算、計画進捗を管理。 ・半導体光デバイス製造後工程における、チップテスト、歩留り改善、作業改善の策定と遂行指揮。 ・テスト工程における生産効率化に向けた有効なKPIの導入計画と実行。 ・大量のデータを効率的に分析し課題解決に向けてチームをリードする。 【本ポジションのミッション】 ・メガデータセンタ(MDC)、人工知能/マシンラーンニング(AI/ML)分野でなくてならない最先端の200Gbps等ハイスピードなInP系化合物半導体レーザチップのテスト生産技術部隊を課長レベルの職務で統括、管掌していただきます。 ・半導体製造でのテスト技術に関する知識と経験を身につけることができます。 ・半導体製造でのテスト技術に関する豊富な知識と経験および生産技術部門のマネージメントの能力も身につけていただけます。 ・チップ製造ラインの歩留および生産効率の改善、改革に向けた戦略的長期/短期計画の策定、メンバー育成も同時に担当いただきます。
企業情報を見る
デザインエンジニア <アナログ回路/メモリ半導体>
同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのアナログ回路設計設計を担当していただきます。 【具体的には】 ■ NAND型フラッシュメモリLSI回路設計、特に以下のうち1つもしくは複数のモジュールに関わる回路設計 - セルアレイに付随するセンスアンプやワード線ドライバ、もしくはそれらに直接つながるスイッチング回路、デコーダ回路などを含むコア回路設計 - チップ内部での高速低消費電力データパス回路設計 - チップ外部とのデータ・コマンドをやり取りする高速インターフェース回路設計 - 内部データの高速演算とデータ転送を実現するMixed Signal回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
企業情報を見る
デザインエンジニア <ロジック回路/メモリ半導体>
同社のデザインエンジニア(回路設計職)として、NAND型フラッシュメモリLSIのロジック回路設計設計を担当していただきます。 【具体的には】 ■NAND型フラッシュメモリLSIのロジック回路設計 - RTLデザインとVerilogによる検証、RTLリント、CDC(Clock Domain Crossing)分析、タイミング解析とタイミング収束、チップのDFT設計及び検証 - コマンドデコーダおよびコマンドに従って信号を発生するシーケンサなどを含むロジック回路 - NANDフラッシュメモリのコア部を制御するためのステートマシンなどを含むロジック回路設計 - 高速データパスや外部とのインターフェースを制御するための制御ロジック回路設計 ■デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能・仕様の検討と決定 ■共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス 【魅力】 ■最先端性:本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報をいち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。 ■裁量の大きさ:9割外資系企業特有の風通しの良さが魅力です。技術の提案等を行うことができ、技術者としてのレベルアップを図りやすい環境が整っています。 ■キャリアパス:エンジニアとしてスペシャリストのキャリア選択をすることが可能です。
企業情報を見る
企業情報を見る
オートモーティブの領域向け技術コンサル業務
同社は先端半導体のメーカーとして先端微細半導体のLSI設計の開発も進めています。同社は領域問わず開発を進めており、今回は自動車領域向けの開発に詳しい経験者をターゲットに自動車領域向け、顧客向けの技術コンサルを募集しています。 【ポジション詳細】 国内海外の自動車領域の顧客向けに「どのようにデバイスが必要か」を規格含めて検討していく中で、技術的な観点で支援を進めます。本ポジションには、ASICの設計エンジニア、プロマネチーム等が連携して関わります。 【同社について】 TSMCが持つ唯一のASIC設計半導体メーカーです。同社は台湾に本社を置き、アメリカ・ヨーロッパ・韓国・中国などグローバルに展開しており、2005年に日本法人として設立されたグループ唯一の「半導体製品・設計開発メーカー」です。TSMC2nm/7nm/6nm/3nmの世界初製品を設計開発したのも同社であり、高い技術力のなかで就業可能です。 【魅力】 ■先端技術に関する習得が可能。まだない領域のチップを推進することから、働きがいとしても抜群です。 ■働きやすい環境・みなとみらい横浜ランドマークタワーが拠点となり、無料の各種ドリンクやスナック等が設置されているリフレッシュコーナーを完備。一般的な社会保険に加え、民間保険会社の医療保険、生命保険に加入。保険料は会社が負担。コアタイムなしのフレックスタイム制であり、柔軟な働き方が可能です。社員と社員の家族を大切にする代表の考えの下、長期勤務が出来るための制度・施策を多数導入しています。
企業情報を見る
企業情報を見る
Digital設計担当<DFT設計>
Digital設計担当として、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装および検証 ・DFT工程の顧客窓口対応(顧客との折衝、進捗報告等) ・DFTツールを活用したTEST回路の実装 (MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等) ・DFTツールでは対応できないTEST回路のRTL設計/検証/論理合成 ・設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討/実施 ・担当製品のDFTリーダーとして社内外各部門との協力/交渉 ・担当製品のDFTリーダーとして自社/協力会社のDFTエンジニアの取り纏め(タスクアサイン/進捗管理/サポート)
企業情報を見る
DFT設計リーダー<ASIC/SoC>
DFT設計リーダーとして、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装および検証 ・DFT工程の顧客窓口対応(顧客との折衝、進捗報告等) ・DFTツールを活用したTEST回路の実装 (MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等) ・DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成 ・設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討/実施 ・担当製品のDFTリーダーとして社内外各部門との協力/交渉 ・担当製品のDFTリーダーとして自社/協力会社のDFTエンジニアの取り纏め(タスクアサイン/進捗管理/サポート)を行う ・DFT部門マネージャーとして自チームのDFTエンジニアの日常的なマネジメント
企業情報を見る
フィジカル検証エンジニアチームリーダー
フィジカル検証エンジニアとして、下記業務をご担当いただきます。 【具体的には】 ・ChipおよびBlockのフィジカル検証(DRC/LVS/IRDropなど) ・フロアプラン(Bump Assign、IO配置設計、電源仕様設計) ・チームメンバーのサポート、進捗管理 ・社内FED/DFT/BEDメンバーと協調設計 ・社内もしくは社外Package設計者と協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動
企業情報を見る
ビジネス開発マネージャー
【仕事内容】 ・ファウンドリ事業におけるマーケティング戦略の企画・実行 ・市場調査、競合分析、顧客ニーズの把握 ・新規顧客開拓および既存顧客との関係強化 ・事業拡大に向けたプロモーション施策の立案 ・グローバルチームとの連携による市場調査 【ポジションにおける魅力】 ■事業拡大のコアメンバーとして挑戦できる ・事業立ち上げフェーズから参画し、自分のアイデアや戦略がそのまま事業成長に直結するポジション。会社の未来を自らの手で切り拓くダイナミズムを実感できます。 ■グローバル市場を舞台に活躍できる ・国内外の多様な顧客、パートナーと連携し、最先端の半導体ビジネスを推進していくことで世界を相手にマーケティング力を存分に発揮できます。
企業情報を見る
営業
■同社にて、以下の業務をご担当いただきます。 【具体的には】 ・アカウント・プランのレビュー等を含めた顧客営業担当の監督、指導およびサポート ・長期的な国内市場戦略の立案(戦略顧客、用途、プロセス技術の選定)およびその実行管理 ・部門全体KPIの実行管理(四半期毎のレビュー) ・配下アカウントマネージャー(※)のマネジメント ※アカウントマネージャーの役割としては以下の通り。そのマネジメントを行って頂きます。 ・台湾本社の施策に沿った事業計画(顧客別ビジネスプラン)の立案、実行、管理 ・顧客からの各種問い合わせ対応と顧客との調整・交渉業務 ・本社マーケティング部門、開発部門および各工場と連携した新規ビジネスおよび顧客開拓計画の立案、実行、管理 ・営業活動及びその付帯業務における工場、顧客サポート部門およびワールドワイドセールス部門との連携
企業情報を見る
レイアウトデザインエンジニア <メモリ半導体>
同社のレイアウトデザインエンジニアとして、以下の業務を担当していただきます。 ※経験に応じて以下業務のいずれかをを担当していただきます。 【具体的には】 ■NAND型フラッシュメモリのレイアウト設計業務 -チップレベルおよび大規模~中規模周辺回路でのフロアプラン検討および レイアウト設計・検証 -アナログ回路およびデジタル回路のマニュアルによるレイアウト設計 - 機能回路ブロックおよび配線のフロアプラン設計 ■CADエンジニアとの共同でレイアウト設計環境の構築およびその検証環境の構築 ■共同開発パートナ、自社他拠点とのインターフェイス 【働き方】 ■リモート勤務を合わせたハイブリット勤務可(出社:週3~)
企業情報を見る
デザインエンジニア<フラッシュメモリ>
■デザインエンジニアとして、不揮発性フラッシュメモリの設計・開発を担当していただきます。 【具体的には】 ■10~20nm世代のNAND設計開発 ■少数精鋭での開発のため広範囲の裁量 【同社製品について】 同社の扱うコード格納用のフラッシュメモリは、NOR型やSLC NAND型などで、応用機器でのプログラムの大型化と歩調を合わせた大容量化を目指しています。2019年には、NORフラッシュメモリ市場における売上シェアは22.8%で世界シェア1位を獲得しています。
DFT回路設計リード・マネージメント <高性能プロセッサ開発>
■高性能プロセッサ開発におけるDFT回路設計リード・マネージメントをご担当いただきます。 【具体的には】 同本部では、数多くのサーバー製品、スーパーコンピューターやその一般展開HPC製品向け高性能プロセッサを開発しています。未来のデジタル社会を支える重要テクノロジーとしての高性能プロセッサを目指して開発を行っていただきます。本プロジェクトでは、数十億トランジスタ規模のプロセッサの開発において、ASICベンダと連携し、DFT回路設計全般のリード・マネジメントを職務として取り組んでいただきます。 【業務の魅力】 業界最先端技術に携わり、スーパーコンピュータをはじめとして、同社のフラッグシップであるHPC製品を支える仕事に従事し、社会貢献できている実感を得られます。海外のベンダとの定期的な打ち合わせにより英語を用いたグローバルなコミュニケーションスキルが身につきます。今後も最先端技術に挑戦し、それに応えられるプロセッサ開発業務は大きなやりがいが生まれるものと考えられます。 【期待される役割やミッション】 同ポジションは、幹部社員として、プロセッサの開発、設計、検証に責任を負い、以下のミッションを担っていただきます。 ・技術的な専門知識を活かし、ASICベンダーのDFT担当者や同部の設計者と技術連携しながら開発を推進 ・プロジェクト計画に基づいたDFT全般のスケジュール、進捗を管理 ・故障カバレッジ・診断率の向上
マーケティング戦略リーダー
■同社にて下記業務を担当していただきます。 【具体的には】 (1)マーケティング戦略立案 (2)マーケティング施策設計・実行 (3)パイプライン創出モデル構築 (4)プロジェクト推進・マネジメント (5)フィードバックループ構築:顧客接点からのインサイト収集 ※一例 ・市場分析に基づくターゲット設定および戦略設計 ・部門横断でのGTM相当の戦略プロジェクト推進 ・インサイドセールスと連動したパイプライン創出施策の設計・実行 ・KPI設計およびパフォーマンス分析・改善 ・複数関係部門を巻き込んだマーケティングプロジェクトの推進
企業情報を見る
デザインエンジニア<NANDフラッシュメモリ>
■デザインエンジニアとして、NANDフラッシュメモリの設計・開発を担当していただきます。 【具体的には】 ■1Xnm、2XnmのNANDのRTL設計 ■ロジック検証 【求人の魅力について】 NANDのリード設計は日本で行っており、競合他社と比較して少人数組織となるため、裁量が大きく自身の考えを反映させやすい環境です。 【同社について】 1987年に台湾で設立され、NORフラッシュメモリではトップクラスのシェアを取るなど急成長した半導体企業です。 今も増大する需要を満たすため台湾の高雄に新工場も設立するなど開発、生産力の向上に盛んに投資を行っています。 NANDの開発については日本が主導しているため設計自由度が高く、少数精鋭での開発を行っており幅広い領域を経験いただくことが可能です。
この条件に似た求人を探す