半導体/技術職(機械・電気)/年収900万円以上/フレックス勤務の求人・転職・中途採用情報
企業情報を見る
レイアウト設計<半導体集積回路>
同社にて、半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■レイアウト設計業務 例:EDAツール(IC Compiler)など ■タイミング設計業務 例:EDAツール(Design Compiler、PrimeTime) ■マスク検証業務 例:EDAツール(Calibre) ■技術開発 例:高性能化、低消費電力化など ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP/ISP、通信&インターフェースLSI、イメージセンサ、レーザダイオードなど ※ご経験に応じて担当いただく製品を決めさせていただきます
企業情報を見る
DFT回路設計<半導体集積回路>
■同社にて半導体集積回路における下記業務を担当していただきます。 【具体的には】 ■RTL(Verilog-HDL)を用いたデジタル回路設計、検証業務 ■EDAツールを用いたDFT設計、検証業務 ■製品検査用のテストパターン設計 ■検査データ分析、改善運動 ※ご経験に応じて、入社数週間程度に加え、2ヶ月に1回程度技能研修を受けるために本社長岡京への出張がある可能性がございます。 【製品展開】 マイクロコントローラ、MOSFET、アナログIC、DSP/ISP、通信&インターフェースLSI、イメージセンサ、レーザダイオードなど
レイアウト設計<半導体集積回路>
■半導体集積回路のレイアウト設計を担当していただきます。 【具体的には】 ・車載HMI、イメージセンサ(2D/3D)、高速I/F、マイコン、ICカードなど、幅広い製品のレイアウト設計 ・チップコストの削減に加えて、高性能化と低消費電力化の両立に向けた、技術開発 <詳細> ・EDAツール(IC Compilerなど)を用いた、レイアウト設計業務 ・EDAツール(Design Compiler、PrimeTimeなど)を用いた、タイミング設計業務 ・EDAツール(Calibre)を用いた、マスク検証業務 ・高性能化、低消費電力化などの技術開発
デジタル/アナログ回路設計<高速インターフェースIC>
■高速インターフェースICのデジタル回路設計およびアナログ回路設計を担当していただきます。 【具体的には】 ・IoTの進化を支える高速インターフェースICの設計開発(デジタル回路設計/アナログ回路設計) ・デジタル回路設計、要素技術開発(各種高速インターフェースのプロトコル処理、映像処理、音声処理、暗復号処理、符号化処理 など) ・アナログ回路設計、要素技術開発(高速インターフェースPHY、Mixed Signal、PLL など) ・高速インターフェース関連業界団体での標準化活動(高速インターフェース規格策定、テスト仕様策定)
企業情報を見る
企業情報を見る
DFTエンジニア
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT(Design-for-Test:テスト容易化設計)実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG(自動テストパターン生成)、メモリBIST(自己診断テスト)などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計:テストチップ向けのDFTアーキテクチャ(スキャン、バウンダリスキャン、メモリBIST)の定義と実装 ・検証:実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化:テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携:RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価: ATPG/MBISTパターンの作成・検証、実チップ(シリコン)の立ち上げおよびデバッグ支援 ・解析: シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり(イールド)を改善 ・EDA連携: ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
企業情報を見る
企業情報を見る
モデリングエンジニア
同チームのメンバーとして、多様な設計ニーズを持つ顧客がAI(人工知能)アプリケーション向けの製品を実現できるよう、業界最先端のプロセス技術の共同最適化(Co-optimization)の最前線に立っていただきます。コンパクトモデリング・チームは、プロセス開発チームとの設計インターフェースとしての役割を果たし、すべての新しい同社プロセスにおいて、設計とプロセスの主要な相互作用を構築しています。 【具体的には】 高度にインタラクティブなチーム環境において、多様な回路設計環境下でシリコン性能を極めて正確に再現するため、SPICEレベルのシミュレーションに向けた各種デバイスモデルのソフトウェア開発および維持管理を行っていただきます。 ・同社のPDKでサポートされている業界標準の回路シミュレーションツールにおいて、コンパクト/SPICEデバイスモデルのコードおよび方程式の開発・維持管理。 ・モデルパラメータ抽出、新技術開発、およびシリコンプロセス制御モニター(PCM)のためのテスト構造の開発・維持管理。 ・技術開発チームおよびEnablementチームと密接に連携し、高品質なモデルを提供。
企業情報を見る
企業情報を見る
企業情報を見る
デジタルチップ設計エンジニア<標準セル開発 & DTCO>
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO(Design Technology Co-Optimization)活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA(電力・性能・面積)ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション(特性評価)、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
テストチップ設計エンジニア<物理設計・PPA解析>
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド(BE)実装および関連フローの開発:チップレベルのプランニング、PG(電源/接地)ネットワーク設計から、フロアプラン、配置(Place)、CTS(クロックツリー合成)、配線(Route)、電力解析(PDNAサインオフ)、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発:バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク:詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
企業情報を見る
Chip Implementation EDA Flow 開発エンジニア
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化(Enablement) ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD/EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
半導体製造管理 リーダー/メンバー
■マネージャーの指導の元、製造現場における生産活動の管理・監督業務を担当していただきます。現場作業者・オペレーターとの連携を図りながら、品質・納期・安全の確保を推進していただきます。 【具体的には】 ・原価管理、量産用・試作用のロット手配、振出手配 ・生産活動の運営(チョコ停対策、材料振出手配、ロット手配(量産用、試作用)) ・産業廃棄物の出荷・処理依頼と管理 ・製造現場の作業者・オペレーターの管理・指導 ・生産計画の立案・進捗管理 ・品質管理活動(QCサークルの推進、工程改善など) ・作業標準書・規程書の整備・運用 ・安全衛生管理の実施 ・他部門(営業・技術・品質保証など)との連携・調整 ・現場課題の抽出と改善活動の推進
企業情報を見る
企業情報を見る
半導体測定ラボエンジニア
2nm世代の先端ロジック開発におけるデバイス測定業務を担っていただきます。 【具体的には】 ・半導体デバイスのI-V、 C-V、RF S-para、ノイズなどの電気的特性測定および解析業務 ・測定装置やシステムの調整・管理・保守 ・測定データの収集・解析・報告 ・チームメンバーと協力して測定ラボ装置のダウンタイム低減と効率良いラボ運営 下記に挙げる装置の一部または全部を扱える方を歓迎しています。(現在未経験だとしてもこれらに興味があり、将来的にこれらの専門性を身に着けて業務していただけるやる気のある方も大歓迎です。) ■半導体パラメータアナライザー ■パラメトリックテスター ■容量計 ■周波数カウンタ ■フルオートプローバー ■セミオートプローバー ■1/fノイズ測定器 ■熱雑音測定器 ■高周波プローブ ■ネットワークアナライザー
企業情報を見る
半導体パッケージ設計エンジニア <物理設計・TEG設計>
下記業務をご担当いただきます。 【具体的には】 アドバンスドパッケージ(2.5D/2.xD/3D等)におけるインターポーザやパッケージ基板の設計および開発のためのTEG設計を行っていただきます。また物理設計者の立場から設計フローの構築にも関与いただくポジションです。SiインターポーザではCD(Critical Dimension)測定、アライメント、オーバーレイなどのプロセス制御に必要な計測構造を、KERF(スクライブ)領域内に配置するための構造設計およびレイアウト開発業務もございます。
企業情報を見る
半導体パッケージ設計エンジニア
下記いずれかをご担当いただきます。 【具体的には】 【1】チップレット技術の実現に不可欠な高速インターフェイス(HBM、UCIe、SerDesなど)に関する、アドバンスドパッケージの設計技術を開発していただきます。 【2】チップレット技術の実現に不可欠な高速インターフェイス(HBM、UCIe、SerDesなど)のPHY開発において、パッケージ仕様提案を行って頂きます。 【3】アドバンスドパッケージ(2.5D/2.xD/3D等)に関し、実測と解析のコリレーションを取り電気的な設計ライブラリ整備を行って頂きます。 上記の実務経験がなくても、入社してからOJTを通じて経験を積んで頂きます。
企業情報を見る
企業情報を見る
企業情報を見る
エネルギー、ISO50001担当
■下記の業務を担当いただきます。 1. エネルギー管理を部長、他のエンジニア、課員と協力して行う。 2. エネルギーマネジメント、ISO50001の導入準備に向けて、関連部門と協力して必要な情 報を収集、整理および管理する業務。 3. 従業員にISO50001に関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 省エネ法、温対法の対応業務。 5. カーボンニュートラルに向けたエネルギーマネジメント戦略の策定 6. Scope3の算定ガイドライン策定 7. SBTi、CDP取得に向けた準備 8. フッ素系温室効果ガス(F-GHG)の削減推進
企業情報を見る
企業情報を見る
TEGレイアウト<デジタル>
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
Program Manager/Project Manager
■先端ロジック技術に関するグローバルな共同開発プロジェクトにおいて、同部署内のプロジェクトマネジメント業務全般をご担当いただきます。複数部門・複数企業間にまたがる開発体制の中で、会議体運営、進捗管理、マイルストーン・KPIのトラッキング、成果物の確認などを通じて、プロジェクトの円滑な遂行と成功に貢献いただきます。 【具体的には】 ・プロジェクト計画の策定(WBS・ロードマップ・リスク管理・リソースアロケーション) ・開発マイルストーンおよび成果物(Deliverables)のトラッキングと進捗管理 ・定例会議やレビュー会議の設定/議事録作成/ファシリテーション ・海外パートナーとのコミュニケーション/調整業務 ・プロジェクトKPIの設計/モニタリング/改善提案 ・複数部門/複数プロジェクト間のタスク調整/優先順位整理 ・契約関連情報、技術成果物、知財、ドキュメントの管理 ・技術側/経営層双方とのブリッジ(状況報告・課題提起・意思決定サポート)
企業情報を見る
企業情報を見る
PDK(Process Design Kit)開発
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証(DRC、 LVS、 ERC、 PERC)ルールの開発、サポート ・寄生素子抽出(LPE)ルールの開発、サポート ・DRM(Design Rule Manual)の開発、サポート ・EMIR(Electro Migration、 IR drop)ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
企業情報を見る
サステナビリティ担当
下記業務を担当いただきます。 1. サステナビリティ活動全般についての推進を部長、他のエンジニア、課員と協力して行 う。 2. サステナビリティに関するレポート発行準備を部門と協力して必要な情報を収集、管理および実行する業務。 3. 従業員にサステナビリティに関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 周辺地域との連携に基づく社会貢献活動の推進業務。 5. 工場内および周辺地域の生物多様性保全の推進業務。 6. サステナビリティに関する非財務情報開示準備対応業務。 7. SDGs、CSRの対応に関する業務。
企業情報を見る
半導体テストチップのレイアウト設計<アナログ>
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
半導体製造管理シニアマネージャー/マネージャー
■半導体製造(前工程・後工程いずれか)のマネジメントを担っていただきます。現場の安定稼働・品質向上・人材育成・工程改善など、製造部門の中核として活躍することが期待されています。 【具体的には】 ・製造部門の統括管理(人員配置、工程管理、設備管理):原価管理、量産用・試作用のロット手配、振出手配、生産活動の運営(チョコ停対策、産業廃棄物の出荷・処理依頼と管理等 ・製造課長・現場リーダーとの連携による業務推進 ・生産性向上・歩留まり改善・品質安定化のための施策立案・実行 ・製造工程の改善活動(QCサークル、5S、カイゼン活動など) ・製造関連規程・標準書の整備と運用 ・安全衛生管理の推進 ・他部門(技術、品質保証、営業など)との連携・調整 ・部門社員の育成・評価・指導
企業情報を見る
企業情報を見る
企業情報を見る
MASKエンジニア
下記業務をご担当いただきます。 【具体的には】 ・Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf: CD(Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF (またはフレーム/スクライブ) 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release:マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
電気・電子回路開発<車載向け電源IC>
■同社にて、車載向け電源ICの開発業務を担当していただきます。 【具体的には】 ・新製品開発テーマにおける製品の開発リーダーの遂行 →車載向け電源IC開発のプロジェクトを1つ持ち、3~5名のチームメンバーを束ね、製品開発に従事いただきます。 ・新製品開発の企画、開発、実行 ・新製品開発の電子回路開発、レイアウト開発 ・課題解決のための社内外の関係部門との折衝・調整 【魅力】 新製品開発チームの一員として、電子回路設計やレイアウト開発に携われます。企画提案や社内外の関係部門との調整を通じて、製品化に貢献する重要な役割をになっていただきます。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。 同部門においては、車載向け電源のため製品開発サイクルが他製品と比較して長い(3~5年程度)のため、業務が逼迫することが少なく、組織的にも残業が発生しにくい(10時間を超えることが少ない)特徴がございます。
プロセス技術<半導体製品の前工程委託における委託先選定・管理、技術マネジメント>
■同社にて、下記業務を担当していただきます。 【具体的には】 ・半導体製品全般の前工程外部委託における量産立ち上げ業務(設計環境、ウエハープロセス、品質について外部委託先と協議・調整など) ・開発設計部門への技術支援(外部委託先とのインターフェース) ・量産における歩留改善と技術支援(異常品の対応、歩留改善協議) ・委託先ウエハープロセスの品質管理・技術マネジメント(ウエハプロセス変更連絡に対する品質的・技術的可否判断とその管理など)
...
...
...
...