企業情報を見る
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop／EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
■半導体製造（前工程・後工程いずれか）のマネジメントを担っていただきます。現場の安定稼働・品質向上・人材育成・工程改善など、製造部門の中核として活躍することが期待されています。 【具体的には】 ・製造部門の統括管理（人員配置、工程管理、設備管理）：原価管理、量産用・試作用のロット手配、振出手配、生産活動の運営（チョコ停対策、産業廃棄物の出荷・処理依頼と管理等 ・製造課長・現場リーダーとの連携による業務推進 ・生産性向上・歩留まり改善・品質安定化のための施策立案・実行 ・製造工程の改善活動（QCサークル、5S、カイゼン活動など） ・製造関連規程・標準書の整備と運用 ・安全衛生管理の推進 ・他部門（技術、品質保証、営業など）との連携・調整 ・部門社員の育成・評価・指導
企業情報を見る
企業情報を見る
企業情報を見る
下記業務をご担当いただきます。 【具体的には】 ・Fill：チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting：下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf： CD（Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF （またはフレーム／スクライブ） 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release：マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
同チームのメンバーとして、多様な設計ニーズを持つ顧客がAI（人工知能）アプリケーション向けの製品を実現できるよう、業界最先端のプロセス技術の共同最適化（Co-optimization）の最前線に立っていただきます。コンパクトモデリング・チームは、プロセス開発チームとの設計インターフェースとしての役割を果たし、すべての新しい同社プロセスにおいて、設計とプロセスの主要な相互作用を構築しています。 【具体的には】 高度にインタラクティブなチーム環境において、多様な回路設計環境下でシリコン性能を極めて正確に再現するため、SPICEレベルのシミュレーションに向けた各種デバイスモデルのソフトウェア開発および維持管理を行っていただきます。 ・同社のPDKでサポートされている業界標準の回路シミュレーションツールにおいて、コンパクト／SPICEデバイスモデルのコードおよび方程式の開発・維持管理。 ・モデルパラメータ抽出、新技術開発、およびシリコンプロセス制御モニター（PCM）のためのテスト構造の開発・維持管理。 ・技術開発チームおよびEnablementチームと密接に連携し、高品質なモデルを提供。
企業情報を見る
企業情報を見る
企業情報を見る
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO（Design Technology Co-Optimization）活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA（電力・性能・面積）ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション（特性評価）、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証（DRC、 LVS、 ERC、 PERC）ルールの開発、サポート ・寄生素子抽出（LPE）ルールの開発、サポート ・DRM（Design Rule Manual）の開発、サポート ・EMIR（Electro Migration、 IR drop）ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
■先端ロジック技術に関するグローバルな共同開発プロジェクトにおいて、同部署内のプロジェクトマネジメント業務全般をご担当いただきます。複数部門・複数企業間にまたがる開発体制の中で、会議体運営、進捗管理、マイルストーン・KPIのトラッキング、成果物の確認などを通じて、プロジェクトの円滑な遂行と成功に貢献いただきます。 【具体的には】 ・プロジェクト計画の策定（WBS・ロードマップ・リスク管理・リソースアロケーション） ・開発マイルストーンおよび成果物（Deliverables）のトラッキングと進捗管理 ・定例会議やレビュー会議の設定／議事録作成／ファシリテーション ・海外パートナーとのコミュニケーション／調整業務 ・プロジェクトKPIの設計／モニタリング／改善提案 ・複数部門／複数プロジェクト間のタスク調整／優先順位整理 ・契約関連情報、技術成果物、知財、ドキュメントの管理 ・技術側／経営層双方とのブリッジ（状況報告・課題提起・意思決定サポート）
企業情報を見る
■マネージャーの指導の元、製造現場における生産活動の管理・監督業務を担当していただきます。現場作業者・オペレーターとの連携を図りながら、品質・納期・安全の確保を推進していただきます。 【具体的には】 ・原価管理、量産用・試作用のロット手配、振出手配 ・生産活動の運営（チョコ停対策、材料振出手配、ロット手配（量産用、試作用）） ・産業廃棄物の出荷・処理依頼と管理 ・製造現場の作業者・オペレーターの管理・指導 ・生産計画の立案・進捗管理 ・品質管理活動（QCサークルの推進、工程改善など） ・作業標準書・規程書の整備・運用 ・安全衛生管理の実施 ・他部門（営業・技術・品質保証など）との連携・調整 ・現場課題の抽出と改善活動の推進
企業情報を見る
■同社にて、以下のような業務を担当していただきます。 【具体的には】 ・半導体設計環境（レイアウト、シミュレーション、PDKなど）の構築・管理・運用 ・開発効率向上に向けた設計システムの改善や、新たなツールの導入・検証 など 【魅力】 同社は社内で回路設計から製造までを行うことができる、垂直統合型のアナログ半導体メーカーです。 最先端の半導体設計を支える開発環境の構築・運用に携われます。自身の知識やスキルを活かし、設計効率の向上に貢献することで、会社の技術革新と事業成長に直結する重要な役割を担えます。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。
企業情報を見る
■新製品開発を担当し、ロジック仕様の設計と最適化、ロジック回路設計と検証、P&R設計のサポート、製品の評価を行います。高い技術力と専門性を駆使し、革新的な製品を創出するやりがいのあるポジションです。 【具体的には】 ・新製品開発テーマにおける製品の部分的開発リーダーの遂行 ・課題解決のための社内外の関係部門との折衝・調整 ・ロジック仕様の設計と最適化 ・ロジック回路設計と検証、P&R設計、製品評価 【魅力】 新製品開発チームの一員として、電子回路設計やレイアウト開発に携われます。企画提案や社内外の関係部門との調整を通じて、製品化に貢献する重要な役割を担います。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。
企業情報を見る
■同社のリチウム電池保護IC開発を担う部署にて、以下のような業務を担当していただきます。 【具体的には】 ・難易度が極めて高くブレークスルーが必要な新製品開発テーマにおける製品の開発マネジメントの遂行 →マネージャーとして、製品群のロードマップを描くような立場を想定しております。会社としてどのようなICを開発していくかを技術的な視点で筋道立てていただきます。 ・新製品開発の企画、開発、実行 ・新製品開発の電子回路開発、レイアウト開発 →開発の旗振り役を担いつつ、プレイングマネージャーとしての立ち回りも求められます。 ・課題解決のための社内外の関係部門との折衝・調整 【魅力】 新製品開発チームの一員として、ICの企画提案、回路設計、レイアウト、試作品評価、量産立上、拡販活動まですべてのフェーズに携わることが出来ます。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。 同部門においても、自分で業務を整理出来る環境は整っており、子育て等私生活をベースに、業務設計することが可能です。
企業情報を見る
■同社にて、車載向け電源ICの開発業務を担当していただきます。 【具体的には】 ・新製品開発テーマにおける製品の開発リーダーの遂行 →車載向け電源IC開発のプロジェクトを1つ持ち、3～5名のチームメンバーを束ね、製品開発に従事いただきます。 ・新製品開発の企画、開発、実行 ・新製品開発の電子回路開発、レイアウト開発 ・課題解決のための社内外の関係部門との折衝・調整 【魅力】 新製品開発チームの一員として、電子回路設計やレイアウト開発に携われます。企画提案や社内外の関係部門との調整を通じて、製品化に貢献する重要な役割をになっていただきます。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。 同部門においては、車載向け電源のため製品開発サイクルが他製品と比較して長い（3～5年程度）のため、業務が逼迫することが少なく、組織的にも残業が発生しにくい（10時間を超えることが少ない）特徴がございます。
企業情報を見る
■同社が医療業界向けに展開するワイヤレス超⾳波ソリューション向けのLSI開発に従事いただきます。 【具体的には】 ・新製品LSI・ソフト・ソリューションの開発 ・新製品開発の企画提案、実行 ・新製品開発のＣベースでのアルゴリズム設計、RTL論理設計、FPGAでの論理設計、設計評価 ・課題解決のための社内外の関係部門との折衝・調整 【担当製品・技術の魅力】 新製品開発チームの一員として、アルゴリズム設計や論理設計などに携われます。企画提案や社内外の関係部門との調整を通じて、製品化に貢献する重要な役割を担います。 自らエンドユーザー（医療従事者）に対して技術提案を行ったり、やデモ機ベースで完成品の成果を自ら体験、確認いただけます。 LSI開発のみならず、実際に最終製品に搭載したうえでソリューション提案ができる開発体制であることが大きな魅力です。 【同社の魅力】 同社は社内で回路設計から製造までを行うことができる、垂直統合型のアナログ半導体メーカーです。市場の多様な潜在ニーズを的確にとらえ、革新的な製品を創出。さまざまな顧客の多様な要望に、きめ細かく総合的に対応できることが同社の強みです。要素開発から回路設計・テスト・パッケージ開発まで、幅広い業務に携わる機会があります。役職に関係なく、若手でも自分の意見やアイデアを提案できるフラットな環境があります。
■同社にて、リチウム保護ICの開発業務（主にプロジェクトリーダー業務）を担当していただきます。 【具体的には】 ・新製品開発テーマにおける製品の開発リーダーとしての業務の遂行 →リチウム電池保護IC開発のプロジェクトを1つ持ち、3～5名のチームメンバーを束ね、製品開発に従事いただきます。 ・新製品開発の企画、開発、実行 ・新製品開発の電子回路開発、レイアウト開発 ・課題解決のための社内外の関係部門との折衝・調整 【魅力】 新製品開発チームの一員として、ICの企画提案、回路設計、レイアウト、試作品評価、量産立上、拡販活動まですべてのフェーズに携わることが出来ます。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。 同部門においても、自分で業務を整理出来る環境は整っており、子育て等私生活をベースに、業務設計することが可能です。
企業情報を見る
■同社のセンサIC開発を担う部署にて、以下のような業務を担当していただきます。 【具体的には】 ・難易度が極めて高くブレークスルーが必要な新製品開発テーマにおける製品の開発マネジメントの遂行 →マネージャーとして、製品群のロードマップを描くような立場を想定しております。会社としてどのようなICを開発していくかを技術的な視点で筋道立てていただきます。 強固な顧客基盤をもつ既存製品の技術を軸に、車載向けやデータセンター向けなどの新製品開発を行っていくことが組織のミッションです。 ・新製品開発の企画、開発、実行 ・新製品開発の電子回路開発、レイアウト開発 →開発の旗振り役を担いつつ、プレイングマネージャーとしての立ち回りも求められます。 ・課題解決のための社内外の関係部門との折衝・調整 【魅力】 新製品開発チームの一員として、電子回路設計やレイアウト開発に携われます。企画提案や社内外の関係部門との調整を通じて、製品化に貢献する重要な役割をになっていただきます。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。 同部門においても、自分で業務を整理出来る環境は整っており、子育て等私生活をベースに、業務設計することが可能です。
企業情報を見る
同社のセンサIC開発を担う部署にて、以下のような業務を担当していただきます。 【具体的には】 ・難易度が極めて高くブレークスルーが必要な新製品開発テーマにおける製品の開発リーダーとしての業務遂行 →強固な顧客基盤をもつ既存製品の技術を軸に、車載向けやデータセンター向けなどの新製品開発を行っていくことが組織のミッションです。 ・新製品開発の企画、開発、実行 ・新製品開発の電子回路開発、レイアウト開発 ・課題解決のための社内外の関係部門との折衝・調整 【魅力】 ■企画からエンドユーザーとの会話まで「幅広く携われる」 ・最上流からの参画：日常的に回路設計者が製品の企画フェーズから参画するため、一部分だけでなく幅広い業務に携わる手応えがあります。 ・顧客との直接対話：チップからパッケージ、テストまでトータルでサポートしているため、エンドユーザー（顧客）と直接会話しながら開発を進められます。 ■IDM（垂直統合型）ならではの技術的優位性 ・小回りの利く開発：開発・設計から製造・品質保証まで自社で行うIDMだからこそ、柔軟で小回りの利く開発が可能です。 ・多角的なアプローチ：特にセンサ開発においては、パッケージ側とも協調。センサ技術・回路設計・パッケージの3つの視点から、多角的に価値を発揮できる面白さがあります。 【働き方】 全社平均月残業時間4.8h、年間休日128日、フレックス制度、テレワーク可能と充実した環境で開発業務に従事することが可能です。 同部門においても、自分で業務を整理出来る環境は整っており、子育て等私生活をベースに、業務設計することが可能です。
■プロセスインテグレーションエンジニアとして、下記業務を担当していただきます。 【具体的には】 ■中期的な品質、コスト改善戦略の立案と実行 部門内における品質課題やFコスト（不適合コスト）、製造コストの改善ポイントを中長期的な視点で抽出します。 単なる事後対応ではなく、数年先を見据えた実施計画を立案し、その遂行を監督・主導します。 ■新製品および既存製品のQCD向上 新製品のプロセス開発段階から関与し、量産移行時のQCD（品質・コスト・納期）を最大化させるためのプロセス構築を行います。 計画された製品製造において、歩留まり向上やタクトタイム短縮など、競争力を高めるための改善を継続的に実施します。 ■組織開発と技術承継（育成・保全推進） 組織内でのエンジニア育成計画を立案し、技術レベルの底上げを図ります。 プロセス技術のみならず、装置保全業務の推進や効率化についても指導・監督を行い、強い製造基盤を構築します。 ■高度な分析手法による品質課題の解決 半導体プロセスで発生する複雑な品質課題に対し、デバイス物理の知識と多様な分析手法を駆使して真因を特定します。 特定した原因に基づき、抜本的な解決策を導き出す実行力を発揮していただきます。 【業務の魅力】 新製品の開発から量産、コスト改善まで、前工程のあらゆるフェーズを主導できるため、自分の技術が事業に与えるインパクトを肌で感じられます。 デバイス物理の深い知識と、組織マネジメント・育成の経験を同時に積むことができ、技術リーダーとしてのキャリアを確立できます。
企業情報を見る
企業情報を見る
アドバンスドパッケージ（2.5D／2.xD／3D等）における設計検証ルール開発業務として以下のいずれかを担っていただきます。 【具体的には】 ・Si インターポーザ, RDL インターポーザ、パッケージ基板等に関し、物理設計ルール、電気設計ルール、信頼性設計ルール等の策定やDesign Manualの作成を行っていただきます。 ・ DRC／LVS／ERC／PERC／Custom Checkに関し、ルール仕様書をもとにした検証ロジック設計、エラー検出精度やランタイムの最適化、物理検証フローやルール開発フローの構築を行っていただきます。
企業情報を見る
企業情報を見る
IBM社と連携し2nmプロセス半導体の技術開発を推進しており、2025年～国内工場立ち上げ、試作、量産開始を予定しています。半導体製造設備の保守～メンテナンスに関する自動化、効率化の実施など最先端設備に関わりながら幅広く設備保全業務に携わって頂きます。 【具体的には】 ・装置の保守、修理、定期メンテ、改造 ・各生産設備の品質、コスト、生産性の監視と改善活動 ・メンテナンスに関する自動化、効率化の実施 ・生産設備に使用する消耗部品のコスト削減、メンテナンスコスト削減、効率化の立案、実行 ・設備メーカーとの交渉 ・関係部門との連携、人材育成等 ・各生産設備の品質、コスト、生産性の監視と改善活動 ・メンテナンスに関する自動化、効率化の実施 ・生産設備に使用する消耗部品のコスト削減、メンテナンスコスト削減、効率化の立案、実行 ・部下への指導、コミュニケーション、設備メーカーとの交渉、コミュニケーション ・関係部門との連携、コミュニケーション 【働き方】 2交替勤務（A：8:30-20:40、B：20:30-翌8:40） 休憩90分（15分、60分、15分の合計90分） 土日祝含む3日勤務、3日休暇
企業情報を見る
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT（Design-for-Test：テスト容易化設計）実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG（自動テストパターン生成）、メモリBIST（自己診断テスト）などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計：テストチップ向けのDFTアーキテクチャ（スキャン、バウンダリスキャン、メモリBIST）の定義と実装 ・検証：実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化：テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携：RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価： ATPG／MBISTパターンの作成・検証、実チップ（シリコン）の立ち上げおよびデバッグ支援 ・解析： シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり（イールド）を改善 ・EDA連携： ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
...
...
...
...
