企業情報を見る
半導体/年収400万円以上/40代の求人・転職・中途採用情報
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
プロセスエンジニア<TSV/RIE>
同社の先端パッケージング技術開発において、TSV(Through-Silicon Via)形成を中心としたRIE(反応性イオンエッチング)プロセスの開発・最適化を担当いただきます。装置評価からプロセス設計、量産立ち上げ支援まで、技術の中核を担うポジションです。 【具体的には】 ・TSV形成における深堀りRIEプロセスの開発・条件最適化 ・シリコン、絶縁膜、バリア層などの選択的エッチング技術の検討 ・プラズマエッチング装置の選定・立ち上げ・評価 ・エッチング後の形状評価(SEM、CD測定、プロファイル解析) ・製造・パッケージング部門との連携によるプロセスインテグレーション支援 ・装置メーカーとの技術折衝・共同開発
企業情報を見る
エッチングプロセスエンジニア<RIE>
同社の最先端半導体製造プロセスにおいて、Cu Dual Damascene構造の形成に関するエッチング技術開発を担当いただきます。プロセス開発から装置評価、量産立ち上げ支援まで、技術の中核を担うポジションです。 【具体的には】 ・Cu Dual Damascene構造に対応したエッチングプロセスの開発・最適化 ・プラズマエッチング装置の選定・条件設定・評価(ハードマスク、低k材料対応含む) ・微細パターン形成における選択性・異方性・ダメージ制御技術の検討 ・製造工程との連携によるプロセスインテグレーション支援 ・装置メーカーとの技術折衝・共同開発 ・プロセス安定性・再現性の評価および改善提案
企業情報を見る
FEOLマネージャー
■同社では、まだ⽇本で開発されていない2nmのロジック半導体を開発‧製造を⾏うために、北海道千歳市にIIMと呼ぶ最先端半導体⼯場の建設しています。2027年初頭に量産開始を予定しています。半導体の前⼯程から後⼯程、そして研究開発や量産技術の確⽴を⾏うため、共に⽇本の半導体産業を盛り上げる仲間を募集しています。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務(TEGレイアウト設計含む)を担い、チーム全体のマネジメントを行っていただきます。 ・フロントエンドプロセス技術開発プロジェクトの管理を担当し、チームを率いてプロセス技術開発を推進していただきます。 ・社内他部門(デバイス、PDK、パッケージング、生産技術)や装置・材料メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを効果的にに進行していただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
デバイス開発用TEG設計マネージャ
■同社にて、下記業務を担当していただきます。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEG設計の全体管理を担当し、チームを率いてTEG設計方針を決め開発を推進 ・部門内エキスパート及び他部門(デバイス、TCAD、プロセスインテグレーション、ビッグデータ解析、PDK、パッケージング、開発企画)との密な連携を図り、開発を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを円滑に進行 ・DTCOやIIMで生成される数々のインラインデータを基にしたData driven learning iterationとの相乗効果を生みながら、より高度な2nm世代、及びBeyond 2nm世代の技術開発基盤を支える創造的TEG設計を指揮
企業情報を見る
企業情報を見る
企業情報を見る
AI/IAエンジニア
下記業務をご担当いただきます。 【具体的には】 ・AI (Artificial Intelligence)を活用した2nm世代、及びBeyond 2nm技術開発の加速と短サイクルタイム化とそのために必要なデータセットのIA (Information Architecture)の設計・構築 ・半導体専門エンジニアとの連携を図り、効果的な技術開発を遂行 技術開発の加速と短サイクルタイム化を目的として半導体技術開発と量産技術に対してデプロイを行いますので、基本的な半導体製造プロセスや計測技術、生産方式の知見を習得していただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
インフラネットワーク運用業務
同社オフィスや工場(IIM)、データセンター、各拠点を結ぶネットワークおよび、インフラ基盤を構成する各種サーバの運用管理をご担当いただきます。 【具体的には】 ■ネットワーク機器の運用及び管理、障害対応、ユーザサポート。管理機器は、L2/L3 Swich/Router/Firewall/IPS/IDS/その他アプライアンス。 ■インフラサーバ機器の運用及び管理、障害対応、ユーザサポート。管理対象は、VDIサーバ/Proxyサーバ/バックアップサーバ/Syslogサーバ。 ■物理ファシリティの運用及び管理、障害対応、ユーザサポート。管理対象は、ラック/ケーブル/PDU/電源/空調/セキュリティ機器。 ■各協力会社のマネージメント ■新規製品・サービスの選定や導入 ■運用オペレーションフローの立案、ルール策定、各種ドキュメント作成 ■各種トラブルシューティング(不具合調査、協力会社と連携して対応方針の決定)
企業情報を見る
企業情報を見る
企業情報を見る
PDK(Process Design Kit)開発
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証(DRC、 LVS、 ERC、 PERC)ルールの開発、サポート ・寄生素子抽出(LPE)ルールの開発、サポート ・DRM(Design Rule Manual)の開発、サポート ・EMIR(Electro Migration、 IR drop)ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
企業情報を見る
TEGレイアウト<デジタル>
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
半導体テストチップのレイアウト設計<アナログ>
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
半導体製造管理シニアマネージャー/マネージャー
■半導体製造(前工程・後工程いずれか)のマネジメントを担っていただきます。現場の安定稼働・品質向上・人材育成・工程改善など、製造部門の中核として活躍することが期待されています。 【具体的には】 ・製造部門の統括管理(人員配置、工程管理、設備管理):原価管理、量産用・試作用のロット手配、振出手配、生産活動の運営(チョコ停対策、産業廃棄物の出荷・処理依頼と管理等 ・製造課長・現場リーダーとの連携による業務推進 ・生産性向上・歩留まり改善・品質安定化のための施策立案・実行 ・製造工程の改善活動(QCサークル、5S、カイゼン活動など) ・製造関連規程・標準書の整備と運用 ・安全衛生管理の推進 ・他部門(技術、品質保証、営業など)との連携・調整 ・部門社員の育成・評価・指導
企業情報を見る
企業情報を見る
企業情報を見る
MASKエンジニア
下記業務をご担当いただきます。 【具体的には】 ・Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf: CD(Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF (またはフレーム/スクライブ) 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release:マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
Program Manager/Project Manager
■先端ロジック技術に関するグローバルな共同開発プロジェクトにおいて、同部署内のプロジェクトマネジメント業務全般をご担当いただきます。複数部門・複数企業間にまたがる開発体制の中で、会議体運営、進捗管理、マイルストーン・KPIのトラッキング、成果物の確認などを通じて、プロジェクトの円滑な遂行と成功に貢献いただきます。 【具体的には】 ・プロジェクト計画の策定(WBS・ロードマップ・リスク管理・リソースアロケーション) ・開発マイルストーンおよび成果物(Deliverables)のトラッキングと進捗管理 ・定例会議やレビュー会議の設定/議事録作成/ファシリテーション ・海外パートナーとのコミュニケーション/調整業務 ・プロジェクトKPIの設計/モニタリング/改善提案 ・複数部門/複数プロジェクト間のタスク調整/優先順位整理 ・契約関連情報、技術成果物、知財、ドキュメントの管理 ・技術側/経営層双方とのブリッジ(状況報告・課題提起・意思決定サポート)
企業情報を見る
...
...
...
...