企業情報を見る
同社の先端パッケージング技術開発において、TSV（Through-Silicon Via）形成を中心としたRIE（反応性イオンエッチング）プロセスの開発・最適化を担当いただきます。装置評価からプロセス設計、量産立ち上げ支援まで、技術の中核を担うポジションです。 【具体的には】 ・TSV形成における深堀りRIEプロセスの開発・条件最適化 ・シリコン、絶縁膜、バリア層などの選択的エッチング技術の検討 ・プラズマエッチング装置の選定・立ち上げ・評価 ・エッチング後の形状評価（SEM、CD測定、プロファイル解析） ・製造・パッケージング部門との連携によるプロセスインテグレーション支援 ・装置メーカーとの技術折衝・共同開発
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
同社では、まだ日本で開発されていない2nmのロジック半導体を開発・製造を行っており、2027年からの量産を予定しています。 今ある技術を次の世代をと継承していくべく、長きにわたって活躍をいただきたいと考えています。 【業務内容】 あなたの専門知識やご経験、キャリア志向に基づき、DLオートメーション部の一員として、製造ITシステムの開発・導入をご担 当いただきます。 ▼製造実行システム（MES）を中心としたソフトウェア開発 MESのカスタマイズ開発: IBM社の半導体向けMESパッケージ「SiView」をベースに、同社の製造プロセスに合わせた機能追加や改修を行います。 Webアプリケーション開発: 製造データや装置状態を可視化し、現場のエンジニアやオペレーターの作業効率を向上させるための、WebベースのUI（ユー ザーインターフェース）を開発します。 システムインテグレーション: MESと、生産計画システム、品質管理システム、装置オンラインシステムといった多数の周辺システムを連携させるためのソフ トウェア開発を行います。
企業情報を見る
同社の先端半導体製造において、露光機のレシピ・アプリケーションを活用し、リソグラフィプロセスの精度・性能向上を推進する技術開発業務を担当いただきます。装置メーカーとの連携や工程改善を通じて、歩留まり・生産性の向上に貢献していただきます。 【具体的には】 ・露光機（ArF、EUV等）のレシピ開発・最適化（アライメント、フォーカス、ドーズ、マスク補正など） ・リソグラフィ工程の精度・安定性向上に向けたアプリケーション活用 ・CD・Overlay・Focus等のプロセスウィンドウ評価・改善 ・装置メーカーとの技術折衝・共同検討 ・プロセスデータの収集・解析・フィードバック（JMP、Python等） ・製造・プロセス部門との連携による工程改善・歩留まり向上支援
企業情報を見る
企業情報を見る
同社の最先端半導体製造プロセスにおいて、Cu Dual Damascene構造の形成に関するエッチング技術開発を担当いただきます。プロセス開発から装置評価、量産立ち上げ支援まで、技術の中核を担うポジションです。 【具体的には】 ・Cu Dual Damascene構造に対応したエッチングプロセスの開発・最適化 ・プラズマエッチング装置の選定・条件設定・評価（ハードマスク、低k材料対応含む） ・微細パターン形成における選択性・異方性・ダメージ制御技術の検討 ・製造工程との連携によるプロセスインテグレーション支援 ・装置メーカーとの技術折衝・共同開発 ・プロセス安定性・再現性の評価および改善提案
企業情報を見る
■同社では、まだ⽇本で開発されていない2nmのロジック半導体を開発‧製造を⾏うために、北海道千歳市にIIMと呼ぶ最先端半導体⼯場の建設しています。2027年初頭に量産開始を予定しています。半導体の前⼯程から後⼯程、そして研究開発や量産技術の確⽴を⾏うため、共に⽇本の半導体産業を盛り上げる仲間を募集しています。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務（TEGレイアウト設計含む）を担い、チーム全体のマネジメントを行っていただきます。 ・フロントエンドプロセス技術開発プロジェクトの管理を担当し、チームを率いてプロセス技術開発を推進していただきます。 ・社内他部門（デバイス、PDK、パッケージング、生産技術）や装置・材料メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを効果的にに進行していただきます。
企業情報を見る
企業情報を見る
■同社にて、下記業務を担当していただきます。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEG設計の全体管理を担当し、チームを率いてTEG設計方針を決め開発を推進 ・部門内エキスパート及び他部門（デバイス、TCAD、プロセスインテグレーション、ビッグデータ解析、PDK、パッケージング、開発企画）との密な連携を図り、開発を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを円滑に進行 ・DTCOやIIMで生成される数々のインラインデータを基にしたData driven learning iterationとの相乗効果を生みながら、より高度な2nm世代、及びBeyond 2nm世代の技術開発基盤を支える創造的TEG設計を指揮
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
■同社にて下記業務を担当してうただきます。 【具体的には】 ・電極材料配合設計および電極仕様検討をリードし、材料特性と製品性能の最適設計を推進する ・スラリー設計から各工程条件までを統合し、電極製造プロセス全体の最適化をリードする ・新製品立上げにおいて試作～量産までのスケールアップおよび設備仕様構築を主導する ・材料・設備パートナーをリードし、材料特性と装置条件を踏まえた製造プロセス最適化を推進する ・複数ライン立上げ・増産対応を統括し、生産性向上と製品競争力強化を実現する ■この仕事を通じて得られること ・AIインフラを支える製品開発を主導し、社会に影響を与える技術開発をリードする経験が得られる ・材料設計から量産プロセスまでを統合して推進し、領域横断での技術力と最適設計力を確立できる ・新製品開発と量産化を同時に推進し、成長市場における事業立上げに貢献するやりがいを実感できる ■キャリアパス ・材料開発～量産立ち上げまでを横断的にリードし、電極技術の中核人材としての専門性を確立できる ・新製品開発や工場立ち上げをリードするプロジェクトリーダーとして、事業拡大を牽引する役割へ成長できる ・千歳・宇治など複数拠点と連携し、技術と事業をつなぐ推進力・マネジメント力を獲得できる
企業情報を見る
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT（Design-for-Test：テスト容易化設計）実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG（自動テストパターン生成）、メモリBIST（自己診断テスト）などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計：テストチップ向けのDFTアーキテクチャ（スキャン、バウンダリスキャン、メモリBIST）の定義と実装 ・検証：実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化：テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携：RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価： ATPG／MBISTパターンの作成・検証、実チップ（シリコン）の立ち上げおよびデバッグ支援 ・解析： シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり（イールド）を改善 ・EDA連携： ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
企業情報を見る
アドバンスドパッケージ（2.5D／2.xD／3D等）における設計検証ルール開発業務として以下のいずれかを担っていただきます。 【具体的には】 ・Si インターポーザ, RDL インターポーザ、パッケージ基板等に関し、物理設計ルール、電気設計ルール、信頼性設計ルール等の策定やDesign Manualの作成を行っていただきます。 ・ DRC／LVS／ERC／PERC／Custom Checkに関し、ルール仕様書をもとにした検証ロジック設計、エラー検出精度やランタイムの最適化、物理検証フローやルール開発フローの構築を行っていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
IBM社と連携し2nmプロセス半導体の技術開発を推進しており、2025年～国内工場立ち上げ、試作、量産開始を予定しています。半導体製造設備の保守～メンテナンスに関する自動化、効率化の実施など最先端設備に関わりながら幅広く設備保全業務に携わって頂きます。 【具体的には】 ・装置の保守、修理、定期メンテ、改造 ・各生産設備の品質、コスト、生産性の監視と改善活動 ・メンテナンスに関する自動化、効率化の実施 ・生産設備に使用する消耗部品のコスト削減、メンテナンスコスト削減、効率化の立案、実行 ・設備メーカーとの交渉 ・関係部門との連携、人材育成等 ・各生産設備の品質、コスト、生産性の監視と改善活動 ・メンテナンスに関する自動化、効率化の実施 ・生産設備に使用する消耗部品のコスト削減、メンテナンスコスト削減、効率化の立案、実行 ・部下への指導、コミュニケーション、設備メーカーとの交渉、コミュニケーション ・関係部門との連携、コミュニケーション 【働き方】 2交替勤務（A：8:30-20:40、B：20:30-翌8:40） 休憩90分（15分、60分、15分の合計90分） 土日祝含む3日勤務、3日休暇
企業情報を見る
■同社千歳工場における水処理設備（純水製造、排水処理、再利用設備等）の運用・改善・保全業務を担当いただきます。 【具体的には】 建設フェーズから量産フェーズへの移行に伴い、安定稼働と効率的な設備管理を実現するための技術支援を行っていただきます。 現在IIM-1を建設中ですが、今後更にIIM-2,3,4を建設予定のため、継続的に業務が発生します。 ・超純水製造設備の運転管理・性能維持・改善活動 ・排水処理設備の運用・水質管理・法令対応（排水基準、環境報告等） ・回収・再利用設備の技術評価・効率改善 ・設備トラブルの原因分析・対策立案・再発防止活動 ・EPC業者・保守業者との技術折衝・契約管理 ・製造・環境安全部門との連携による設備改善提案
企業情報を見る
■千歳工場における機械設備の運用・改善・保全業務を担当いただきます。 【具体的には】 建設フェーズから量産フェーズへの移行に伴い、安定稼働と効率的な設備管理を実現するための技術支援を行っていただきます。 現在IIM-1を建設中ですが、今後更にIIM-2,3,4を建設予定のため、継続的に業務が発生します。 ・空調、熱源、コンプレッサーなどのユーティリティ設備の運用・改善 ・設備の稼働状況・保全履歴の管理と予防保全の推進 ・設備トラブルの原因分析・対策立案・再発防止活動 ・建設・施工フェーズにおける技術支援（仕様確認、試運転、性能評価など） ・EPC業者・保守業者との技術折衝・契約管理 ・製造部門・環境安全部門との連携による設備改善提案
企業情報を見る
下記業務を担当いただきます。 1. サステナビリティ活動全般についての推進を部長、他のエンジニア、課員と協力して行 う。 2. サステナビリティに関するレポート発行準備を部門と協力して必要な情報を収集、管理および実行する業務。 3. 従業員にサステナビリティに関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 周辺地域との連携に基づく社会貢献活動の推進業務。 5. 工場内および周辺地域の生物多様性保全の推進業務。 6. サステナビリティに関する非財務情報開示準備対応業務。 7. SDGs、CSRの対応に関する業務。
企業情報を見る
企業情報を見る
■下記の業務を担当いただきます。 1. エネルギー管理を部長、他のエンジニア、課員と協力して行う。 2. エネルギーマネジメント、ISO50001の導入準備に向けて、関連部門と協力して必要な情 報を収集、整理および管理する業務。 3. 従業員にISO50001に関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 省エネ法、温対法の対応業務。 5. カーボンニュートラルに向けたエネルギーマネジメント戦略の策定 6. Scope3の算定ガイドライン策定 7. SBTi、CDP取得に向けた準備 8. フッ素系温室効果ガス(F-GHG)の削減推進
企業情報を見る
企業情報を見る
企業情報を見る
下記いずれかをご担当いただきます。 【具体的には】 【1】チップレット技術の実現に不可欠な高速インターフェイス（HBM、UCIe、SerDesなど）に関する、アドバンスドパッケージの設計技術を開発していただきます。 【2】チップレット技術の実現に不可欠な高速インターフェイス（HBM、UCIe、SerDesなど）のPHY開発において、パッケージ仕様提案を行って頂きます。 【3】アドバンスドパッケージ（2.5D／2.xD／3D等）に関し、実測と解析のコリレーションを取り電気的な設計ライブラリ整備を行って頂きます。 上記の実務経験がなくても、入社してからOJTを通じて経験を積んで頂きます。
企業情報を見る
下記業務をご担当いただきます。 【具体的には】 アドバンスドパッケージ（2.5D／2.xD／3D等）におけるインターポーザやパッケージ基板の設計および開発のためのTEG設計を行っていただきます。また物理設計者の立場から設計フローの構築にも関与いただくポジションです。SiインターポーザではCD（Critical Dimension）測定、アライメント、オーバーレイなどのプロセス制御に必要な計測構造を、KERF（スクライブ）領域内に配置するための構造設計およびレイアウト開発業務もございます。
企業情報を見る
2nm世代の先端ロジック開発におけるデバイス測定業務を担っていただきます。 【具体的には】 ・半導体デバイスのI-V、 C-V、RF S-para、ノイズなどの電気的特性測定および解析業務 ・測定装置やシステムの調整・管理・保守 ・測定データの収集・解析・報告 ・チームメンバーと協力して測定ラボ装置のダウンタイム低減と効率良いラボ運営 下記に挙げる装置の一部または全部を扱える方を歓迎しています。（現在未経験だとしてもこれらに興味があり、将来的にこれらの専門性を身に着けて業務していただけるやる気のある方も大歓迎です。） ■半導体パラメータアナライザー ■パラメトリックテスター ■容量計 ■周波数カウンタ ■フルオートプローバー ■セミオートプローバー ■1／fノイズ測定器 ■熱雑音測定器 ■高周波プローブ ■ネットワークアナライザー
企業情報を見る
企業情報を見る
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化（Enablement） ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD／EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
企業情報を見る
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
企業情報を見る
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO（Design Technology Co-Optimization）活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA（電力・性能・面積）ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション（特性評価）、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
