東京都/半導体/年収600万円以上/40代の求人・転職・中途採用情報
企業情報を見る
DFTエンジニア
■同社にて、下記の(1)または(2)または両方を担当して頂きます。 【具体的には】 (1)歩留やホットスポット解析を目的として、センサIPやDFT(*1)を顧客の設計に組み込み、歩留の低下やホットスポットの原因を故障解析を通じて特定し、前工程プロセスの改善や顧客の設計変更や推奨等の支援を行う (2)複数のダイを実装したチップレットにおいてダイ、インターポーザ、有機基板等における不良個所や電気的特性の劣化の原因を特定するセンサIPやDFT(*1)を顧客の設計に組み込み、故障解析を通じて後工程プロセスの改善や顧客の設計変更や推奨等の支援を行う (*1)DFT: Design for Test
企業情報を見る
企業情報を見る
企業情報を見る
DX推進<拠点横断>
■製造現場・業務部門の課題を整理し、関係部門や外部ベンダーと連携しながら、DXテーマの構想化・要件化・導入推進・定着化・横展開までを担っていただきます。 【具体的には】 ・課題の整理・構造化 ・業務要件・システム要件整理 ・推進計画策定/進捗・課題・リスク管理 ・関係部門・各拠点・外部ベンダー連携による導入推進 ・運用定着・教育・改善・横展開、必要に応じたMES領域の改善 システム導入そのものを目的とするのではなく、現場業務の改善と事業成果への接続を重視し、必要に応じてMESを含む各種デジタル施策を推進していただく役割です。 <この仕事を通じて得られること> ・製造現場の業務改革を、構想から定着化まで一気通貫で経験できます ・1拠点対応に留まらず、事業部全体への横展開・標準化に関われます ・現場・業務・IT・ベンダーをつなぐハブとして、上流から実行まで担えます ・システム導入に閉じず、事業に効くDXの進め方を身につけられます
企業情報を見る
開発導入<海外工場MES>
■新拠点を含む海外拠点MESのシステム立ち上げを担って頂きます。 【具体的には】 このプロジェクトは同社の競争力向上に直結する重要テーマであり、製造現場のDX化を加速させる役割を担います。 業務内容は、各拠点の課題を抽出しテーマ化、具体的な施策や計画の策定、MESを中心としたシステム構築・導入の推進、そして事業部や外部ベンダーとの調整です。 期待する役割は、DX推進の中核として現場課題を的確に把握し、システム導入をリードして業務効率化と生産性向上を実現し、会社の競争力強化に貢献することです。 ・拠点でのMES導入を中心に、電子材料事業部のDX推進を担う ・MESシステムの構築・立ち上げを主業務として、現場の業務効率化と生産性向上を実現 ・DX推進に関する諸業務として、各拠点の課題を抽出しテーマ化し、デジタル化に向けた具体的な施策や計画を策定 ・その計画に基づき、技術導入を推進し、事業部や各拠点、外部ベンダーとの調整を行いながらプロジェクトを円滑に進める これらを通じて、現場改革を加速させ、会社の競争力強化に貢献することが期待されます。 <この仕事を通じて得られること> この仕事を通じて得られる経験は、製造業DXの最前線での実践力です。 MESのシステム立ち上げを中心に、企画から導入まで一貫して携わることで、DX推進に必要な知識とスキルを身につけることができます。 具体的には、製造現場の課題を抽出し、デジタル化テーマを設定する力、MESをはじめとするシステム構築・導入の経験、そして事業部や外部ベンダーとの調整を通じたプロジェクトマネジメント能力を養えます。 また、世界的なDX化の潮流に対応する実践経験を積むことで、製造業におけるデジタル変革の専門性を高め、将来的にはDX戦略をリードできる人材へと成長できる環境です。
企業情報を見る
デジタルチップ設計エンジニア<標準セル開発 & DTCO>
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO(Design Technology Co-Optimization)活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA(電力・性能・面積)ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション(特性評価)、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
MASKエンジニア
下記業務をご担当いただきます。 【具体的には】 ・Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf: CD(Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF (またはフレーム/スクライブ) 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release:マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
テストチップ設計エンジニア<物理設計・PPA解析>
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド(BE)実装および関連フローの開発:チップレベルのプランニング、PG(電源/接地)ネットワーク設計から、フロアプラン、配置(Place)、CTS(クロックツリー合成)、配線(Route)、電力解析(PDNAサインオフ)、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発:バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク:詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
企業情報を見る
Chip Implementation EDA Flow 開発エンジニア
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化(Enablement) ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD/EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
企業情報を見る
DFTエンジニア
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT(Design-for-Test:テスト容易化設計)実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG(自動テストパターン生成)、メモリBIST(自己診断テスト)などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計:テストチップ向けのDFTアーキテクチャ(スキャン、バウンダリスキャン、メモリBIST)の定義と実装 ・検証:実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化:テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携:RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価: ATPG/MBISTパターンの作成・検証、実チップ(シリコン)の立ち上げおよびデバッグ支援 ・解析: シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり(イールド)を改善 ・EDA連携: ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
企業情報を見る
企業情報を見る
HRBPマネージャー
■事業部門のパートナーとして、人事戦略の企画・実行を担いながら、中途採用業務を中心に推進いただきます。 【具体的には】 ・事業戦略に基づく採用計画の策定・実行 ・各部門との採用要件定義、ポジション設計、組織づくりについてのディスカッション ・採用チャネル選定、求人票作成、媒体管理 ・エージェントマネジメント、候補者との折衝 ・面接プロセス設計・運営、クロージング対応 ・採用データ分析、採用プロセス改善 ・HRBPとしての人事課題抽出、組織開発施策の提案・実行 ・採用チームのメンバーマネジメント ・採用から入社、入社式までのプロジェクトマネジメント業務 ・新しい取り組みのPJTオーナー
企業情報を見る
財務会計
■以下部署の業務の中から、これまでのご経験・適性やご希望に応じて配属・担当業務が決定となります(選考プロセスの中でご希望をお知らせください)。 【具体的には】 ・日次業務(仕訳・伝票処理、会計システムへの入力業務) ・出納関連業務(預金管理業務、支払処理業務、買掛金未払金管理業務) ・単体決算業務(月次・四半期・年次単体決算業務、計算書類作成、決算報告資料の作成、勘定科目内訳書の作成) ・税務業務(法人税・消費税等の申告業務) ・会計監査対応 ・内部統制の整備 ・NEDO関連業務 【働き方】 フレックスタイム:フルフレックス 在宅勤務:可能ですが原則出社 ※同社では現状各メンバーともほぼ出社しているものの、ご事情に応じて柔軟な対応をしています 残業時間:平均30-40時間/月、今後増員することで減らす予定 出張:千歳に月1回程度、1回あたり1,2泊 【組織構成】部長以下41名、うち正社員12名、派遣社員29名
企業情報を見る
財務(担当~シニアマネージャー)
■財務(担当~シニアマネージャー)として下記業務を担当していただきます。 【具体的には】 ・財務企画(経営の意思決定に資する情報の収集と企画立案) ・コーポレートファイナンス(エクイティファイナンス/デットファイナンス)の企画立案、実行、社内外関係者との折衝 ・各種ステークホルダー(銀行、証券会社、官公庁、監査法人、株主、投資家等)とのコミュニケーション ・資金管理(キャッシュフローの最適化、財政状況の維持) ・為替管理(為替エクスポージャーの管理と為替リスクヘッジ等) 【求人の魅力】 ・国内最大級の資金調達に携わり、日本を背負う産業に関わるチャンスです。 ・上場を展望した財務管理体制の起ち上げをはじめ、政府・民間企業からのエクイティ調達やメガバンクはじめとした金融機関からのデットによる大型資金調達など、日本国内では稀有な財務経験を積むことができるオポチュニティです。
企業情報を見る
人事企画(マネージャー)
■事業拡大と組織成長を支える人事制度・組織運営の企画立案から実行まで幅広く携わっていただきます。 ※経営層と連携し、人事領域全般の方針策定から運用まで、一貫して関与していただく予定です。業務はご経験や習熟度に応じて段階的に担当いただきます。 【具体的には】 ・経営層・部門責任者との連携による人事戦略の策定 ・人事制度(等級・評価・報酬)の企画・設計、制度改定プロジェクトの推進 ・評価・報酬制度の運用・改善の実施 ・事業計画に基づく組織設計・人員計画の立案および各部門との調整 ・従業員サーベイの設計・分析、エンゲージメント向上施策の企画・実行 ・経営者報酬や株式報酬に関わる制度設計、資料作成・情報管理 ・有価証券報告書等の人事関連情報開示に伴うデータ整理・管理および開示資料の作成
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
半導体テストチップのレイアウト設計<アナログ>
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
企業情報を見る
企業情報を見る
インフラネットワーク運用業務
同社オフィスや工場(IIM)、データセンター、各拠点を結ぶネットワークおよび、インフラ基盤を構成する各種サーバの運用管理をご担当いただきます。 【具体的には】 ■ネットワーク機器の運用及び管理、障害対応、ユーザサポート。管理機器は、L2/L3 Swich/Router/Firewall/IPS/IDS/その他アプライアンス。 ■インフラサーバ機器の運用及び管理、障害対応、ユーザサポート。管理対象は、VDIサーバ/Proxyサーバ/バックアップサーバ/Syslogサーバ。 ■物理ファシリティの運用及び管理、障害対応、ユーザサポート。管理対象は、ラック/ケーブル/PDU/電源/空調/セキュリティ機器。 ■各協力会社のマネージメント ■新規製品・サービスの選定や導入 ■運用オペレーションフローの立案、ルール策定、各種ドキュメント作成 ■各種トラブルシューティング(不具合調査、協力会社と連携して対応方針の決定)
企業情報を見る
企業情報を見る
企業情報を見る
PDK(Process Design Kit)開発
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証(DRC、 LVS、 ERC、 PERC)ルールの開発、サポート ・寄生素子抽出(LPE)ルールの開発、サポート ・DRM(Design Rule Manual)の開発、サポート ・EMIR(Electro Migration、 IR drop)ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
企業情報を見る
TEGレイアウト<デジタル>
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
半導体設計エンジニア<デジタル>
LSI設計の請負立ち上げメンバーを募集します!〜最先端のハードウェア/ソフトウェア開発でIoT社会を実現〜 【職務内容】 半導体製品(デジタル)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計、RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA 等 ※ご経験や適性、希望に応じて担当してお任せ致します。 【就業環境】 大手メーカー出身のベテランエンジニアからOJTを受けることができます。スキルに不安をお持ちの方は周りの方からサポートいただけます。 【プロジェクト例】 次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発
半導体設計エンジニア<アナログ>
LSI設計の請負立ち上げメンバーを募集します!〜最先端のハードウェア/ソフトウェア開発でIoT社会を実現〜 【職務内容】 半導体製品(アナログ)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計、各種アナログIP設計/回路/レイアウト/実機評価/テスタ評価 等 ※ご経験や適性、希望に応じて担当してお任せ致します。 【就業環境】 大手メーカー出身のベテランエンジニアからOJTを受けることができます。スキルに不安をお持ちの方は周りの方からサポートいただけます。 【プロジェクト例】 次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発
半導体関連エンジニア/プレイヤー兼マネジメント候補<アナログ>
半導体関連(デジタル・アナログ)業務をご担当いただきます。※プレイヤー兼マネジメント候補 【職務内容】 ■プレイヤー業務 ・デジタル設計例:RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA 等 ・アナログ設計例:各種アナログIP設計/回路/レイアウト/実機評価/テスタ評価 等 ※ご経験や適性に応じて担当してお任せします ■プロジェクトマネジメント業務 ・メンバー育成(モチベーション管理及び、技術向上に向けて、オンラインや対面でコミュニケーションを取っていただきます)
企業情報を見る
企業情報を見る
営業・購買<半導体材料>
■薄膜材料や半導体材料等の営業・購買業務をご担当いただきます。 【具体的には】 ・顧客対応:メール、EDIなどによる見積もり書の作成から始まり、納品後のフォローまで一気通貫で対応にあたっていただきます。 その過程で社内への依頼(事務対応や製品製作など)を行っていただき、司令塔の役割を担っていただきます。 ・市場開発:展示会や学会への出展、広告掲載、顧客訪問などによる拡販をご担当いただき、同社の魅力をアピールするとともに、マーケティング(業界のトレンド、ニーズの探索など)にも関わっていただきます。