企業情報を見る
■同社にて、下記業務を担当していただきます。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEG設計の全体管理を担当し、チームを率いてTEG設計方針を決め開発を推進 ・部門内エキスパート及び他部門（デバイス、TCAD、プロセスインテグレーション、ビッグデータ解析、PDK、パッケージング、開発企画）との密な連携を図り、開発を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを円滑に進行 ・DTCOやIIMで生成される数々のインラインデータを基にしたData driven learning iterationとの相乗効果を生みながら、より高度な2nm世代、及びBeyond 2nm世代の技術開発基盤を支える創造的TEG設計を指揮
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証（DRC、 LVS、 ERC、 PERC）ルールの開発、サポート ・寄生素子抽出（LPE）ルールの開発、サポート ・DRM（Design Rule Manual）の開発、サポート ・EMIR（Electro Migration、 IR drop）ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
企業情報を見る
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop／EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
■半導体製造（前工程・後工程いずれか）のマネジメントを担っていただきます。現場の安定稼働・品質向上・人材育成・工程改善など、製造部門の中核として活躍することが期待されています。 【具体的には】 ・製造部門の統括管理（人員配置、工程管理、設備管理）：原価管理、量産用・試作用のロット手配、振出手配、生産活動の運営（チョコ停対策、産業廃棄物の出荷・処理依頼と管理等 ・製造課長・現場リーダーとの連携による業務推進 ・生産性向上・歩留まり改善・品質安定化のための施策立案・実行 ・製造工程の改善活動（QCサークル、5S、カイゼン活動など） ・製造関連規程・標準書の整備と運用 ・安全衛生管理の推進 ・他部門（技術、品質保証、営業など）との連携・調整 ・部門社員の育成・評価・指導
企業情報を見る
企業情報を見る
企業情報を見る
下記業務をご担当いただきます。 【具体的には】 ・Fill：チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting：下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf： CD（Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF （またはフレーム／スクライブ） 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release：マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
同チームのメンバーとして、多様な設計ニーズを持つ顧客がAI（人工知能）アプリケーション向けの製品を実現できるよう、業界最先端のプロセス技術の共同最適化（Co-optimization）の最前線に立っていただきます。コンパクトモデリング・チームは、プロセス開発チームとの設計インターフェースとしての役割を果たし、すべての新しい同社プロセスにおいて、設計とプロセスの主要な相互作用を構築しています。 【具体的には】 高度にインタラクティブなチーム環境において、多様な回路設計環境下でシリコン性能を極めて正確に再現するため、SPICEレベルのシミュレーションに向けた各種デバイスモデルのソフトウェア開発および維持管理を行っていただきます。 ・同社のPDKでサポートされている業界標準の回路シミュレーションツールにおいて、コンパクト／SPICEデバイスモデルのコードおよび方程式の開発・維持管理。 ・モデルパラメータ抽出、新技術開発、およびシリコンプロセス制御モニター（PCM）のためのテスト構造の開発・維持管理。 ・技術開発チームおよびEnablementチームと密接に連携し、高品質なモデルを提供。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
■先端ロジック技術に関するグローバルな共同開発プロジェクトにおいて、同部署内のプロジェクトマネジメント業務全般をご担当いただきます。複数部門・複数企業間にまたがる開発体制の中で、会議体運営、進捗管理、マイルストーン・KPIのトラッキング、成果物の確認などを通じて、プロジェクトの円滑な遂行と成功に貢献いただきます。 【具体的には】 ・プロジェクト計画の策定（WBS・ロードマップ・リスク管理・リソースアロケーション） ・開発マイルストーンおよび成果物（Deliverables）のトラッキングと進捗管理 ・定例会議やレビュー会議の設定／議事録作成／ファシリテーション ・海外パートナーとのコミュニケーション／調整業務 ・プロジェクトKPIの設計／モニタリング／改善提案 ・複数部門／複数プロジェクト間のタスク調整／優先順位整理 ・契約関連情報、技術成果物、知財、ドキュメントの管理 ・技術側／経営層双方とのブリッジ（状況報告・課題提起・意思決定サポート）
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
同社オフィスや工場（IIM）、データセンター、各拠点を結ぶネットワークおよび、インフラ基盤を構成する各種サーバの運用管理をご担当いただきます。 【具体的には】 ■ネットワーク機器の運用及び管理、障害対応、ユーザサポート。管理機器は、L2/L3 Swich/Router/Firewall/IPS/IDS/その他アプライアンス。 ■インフラサーバ機器の運用及び管理、障害対応、ユーザサポート。管理対象は、VDIサーバ/Proxyサーバ/バックアップサーバ/Syslogサーバ。 ■物理ファシリティの運用及び管理、障害対応、ユーザサポート。管理対象は、ラック/ケーブル/PDU/電源/空調/セキュリティ機器。 ■各協力会社のマネージメント ■新規製品・サービスの選定や導入 ■運用オペレーションフローの立案、ルール策定、各種ドキュメント作成 ■各種トラブルシューティング（不具合調査、協力会社と連携して対応方針の決定）
企業情報を見る
企業情報を見る
■半導体製造の工場にて施設設備の管理および用力工事を担当していただきます。 【具体的には】 ・半導体工場の施設設備（空調、電気、ガス、排気、排水等）の管理・工事等 【半導体事業部について】 同社半導体事業部は、アナログ半導体（パワー半導体を含む）を製造しており、自社ブランドの半導体開発から設計、製造まで一気通貫で行う事業と顧客の半導体を受託生産する事業（ファウンドリ）を行っています。 アナログ技術を活かす4つの製品領域で高精度・高速・高耐圧・小型化を追求しています。 （1）電池（リチウムイオン電池保護IC、電池残量予測IC、充電制御IC） （2）電源（システムリセットIC、LDO、DC/DCコンバータ、AC/DC電源用IC） （3）センサ（MEMSセンサ、温度／電流センサ、AFE/ADC） （4）IGBT & FRD（EV（自動車）、産機市場向けIGBT） 【補足】 入社後すぐ在籍出向となり、出向元がミツミ電機株式会社、出向先はMMIセミコンダクター株式会社となります。（年収や待遇などは全社統一です）
企業情報を見る
DFT設計リーダーとして、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様（回路構成）に合わせ最適化したDFT回路の仕様設計／実装および検証 ・DFT工程の顧客窓口対応（顧客との折衝、進捗報告等） ・DFTツールを活用したTEST回路の実装 （MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等） ・DFTツールでは対応できない特別なTEST回路のRTL設計／検証／論理合成 ・設計実装したDFT回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計／検証／管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討／実施 ・担当製品のDFTリーダーとして社内外各部門との協力／交渉 ・担当製品のDFTリーダーとして自社／協力会社のDFTエンジニアの取り纏め（タスクアサイン／進捗管理／サポート）を行う ・DFT部門マネージャーとして自チームのDFTエンジニアの日常的なマネジメント
企業情報を見る
Digital設計担当として、下記業務をご担当いただきます。 【具体的には】 ・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 ・顧客CHIPの回路仕様（回路構成）に合わせ最適化したDFT回路の仕様設計／実装および検証 ・DFT工程の顧客窓口対応（顧客との折衝、進捗報告等） ・DFTツールを活用したTEST回路の実装 （MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等） ・DFTツールでは対応できないTEST回路のRTL設計／検証／論理合成 ・設計実装したDFT回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析 ・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定 ・出荷テスト用パタン設計／検証／管理と出荷後テストのデバッグ対応 ・歩留まり向上施策の検討／実施 ・担当製品のDFTリーダーとして社内外各部門との協力／交渉 ・担当製品のDFTリーダーとして自社／協力会社のDFTエンジニアの取り纏め（タスクアサイン／進捗管理／サポート）
企業情報を見る
企業情報を見る
企業情報を見る
■同社にて企業内法務を担当していただきます。 【具体的には】 （1）事業活動上の法的判断と対応 ・事業活動において関連する法律に対するリーガルレビューや判断および活動支援 （2） 契約書作成・レビュー業務 ・委託／受託、共同開発、NDAなどの契約締結における条項文の構築、法的解釈、従業員指導など （3）コンプライアンス指導・教育 ・独占禁止法、下請法、契約遵守など、一連のコンプライアンスに対するリスク判断、対応策提案、従業員への教育など （4）法務業務の仕組み・運用 ・法務業務の効率化に向けた仕組みの構築・運用や、DX推進など
企業情報を見る
...
...
...
...
