■同社にて、知能ロボットと連動する周辺設備の電気・制御設計を担当いただきます。 システム全体を俯瞰しながら、制御ロジック設計、電気回路設計、分電盤・制御盤設計など、電気設備設計の上流から実装までを担当していただきます。 【具体的には】 ・知能ロボットおよび周辺設備全体の制御設計、盤設計、システムレイアウト設計 ・知能ロボットの能力を最大限発揮するためのコンセプト設計、プロトタイプ設計、試作・評価 ・設計工程の改善、プロジェクトのマネジメントおよび協力会社との調整 ・機能追加やコスト削減のための改善設計 ・海外案件の検討、規格設計
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
下記業務をご担当いただきます。 【具体的には】 ・Fill：チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting：下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf： CD（Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF （またはフレーム／スクライブ） 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release：マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
■マネージャーの指示のもと、同社及び米国子会社の内部統制をご担当頂きます。同社のガバナンス体制を強化する一環として、米国SOX法及び金融商品取引法上の日本版内部統制法の要請を満たす内部統制システムの立上げを推進します。 【具体的には】 ・内部統制計画の策定および評価体制の構築 ・内部統制制度の整備・運用に関する検討、提案、助言、確認 ・対象システムやIT運用に関する関係部門へのヒアリングを通じて、IT方針、手順書、運用実態を確認し、主要なITリスクと対応する統制（IT全般統制・業務処理統制）を整理・文書化 ・対象部門から提出された証憑を基に、リスクと統制の整備状況を確認（整備状況） ・整備が確認された統制通りに運用されているかを確認（運用状況） ・統制通りに運用されていない不備に対しては、改善提案を指示及びその妥当性を確認し、改善の進捗をチェック。 ・内部統制の経営者評価の報告書作成
■マネージャーの指示のもと、同社及び米国子会社の内部統制をご担当頂きます。同社のガバナンス体制を強化する一環として、米国SOX法及び金融商品取引法上の日本版内部統制法の要請を満たす内部統制システムの立上げを推進します。 【具体的には】 ・内部統制計画の策定および評価体制の構築 ・内部統制制度の整備・運用に関する検討、提案、助言、確認 ・業務プロセス統制における対象部門へのヒアリング等を通じて、規則・規程と業務手続を確認し、想定リスクと統制をセットで文書化 ・対象部門から提出された証憑を基に、リスクと統制の整備状況を確認（整備状況） ・整備が確認された統制通りに運用されているかを確認（運用状況） ・統制通りに運用されていない不備に対しては、改善提案を指示及びその妥当性を確認し、改善の進捗をチェック ・内部統制の経営者評価の報告書作成
企業情報を見る
AIやデータを駆使して、SCM領域の効率化を推進するポジションです。 【具体的には】 ・SCM（特にSD／SCP）領域における業務効率化・高度化に向けたAI／データ活用の企画・推進 ※ SCP：Supply Chain Planning：需給計画・・・「いつ、何を、どこで、どれくらい作って（仕入れて）配置するか」を予測・計画 ※SD：Sales and Distribution：販売物流・・・「注文を受けてから、商品を顧客に届けて、代金を回収するまで」を予測・計画 ・需要予測、需給計画などの業務に対する分析・自動化ロジックの設計・実装および業務への定着推進 ・Python、BIツール、AIサービス等を活用したデータ分析・可視化・業務自動化の推進 ・業務プロセスの課題抽出およびデジタル化・標準化の推進 ・SCM担当と連携したデータドリブンな意思決定プロセスの構築
企業情報を見る
企業情報を見る
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO（Design Technology Co-Optimization）活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA（電力・性能・面積）ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション（特性評価）、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
企業情報を見る
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化（Enablement） ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD／EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
企業情報を見る
企業情報を見る
同社において海外主要顧客担当の営業業務をご担当いただきます。 ■業務内容 同社にとって最重要である海外大手顧客の担当として、フレキシブルプリント基板を取り扱っていただきます。 顧客の製品毎に多数のプログラムがあり、部員で分担して対応していますので、その一部を担当いただきます。 見積作成・提出・価格交渉・受注納期対応・代金回収までの一連の営業業務のほか、各業務プロセスにて顧客から多数の各種報告書の作成提出要求があります。 海外出張（1週間から1か月単位）の可能性があります。 ■募集部署のミッション 同社において最重要となる海外大手顧客を担当する営業責任部門として、国内外の関係者と連携し、顧客満足向上により顧客との最適な関係を実現し、現在から将来に渡る利益確保の最大化を目指します。 ■期待値・役割等 担当プログラムの一連の営業業務を責任を持って遂行し、社内関係者と必要な連携作業を実施することが期待されています。 ■業務の面白み・魅力 一流の海外大手顧客とのやり取りを通じ、最先端のビジネスプロセスを学ぶことができます。 ■キャリアパスイメージ 数年間（少なくとも2～3年）同部門を経験した後に、海外販社もしくは生産拠点への海外駐在、新規市場開拓もしくは他顧客担当部門などへのローテーションの可能性があります。
企業情報を見る
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT（Design-for-Test：テスト容易化設計）実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG（自動テストパターン生成）、メモリBIST（自己診断テスト）などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計：テストチップ向けのDFTアーキテクチャ（スキャン、バウンダリスキャン、メモリBIST）の定義と実装 ・検証：実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化：テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携：RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価： ATPG／MBISTパターンの作成・検証、実チップ（シリコン）の立ち上げおよびデバッグ支援 ・解析： シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり（イールド）を改善 ・EDA連携： ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
企業情報を見る
サービスエンジニアとして、同社が扱うスイス製世界最先端の精密機器について、医療・薬品メーカー、飲料品メーカー、食品メーカー等の既存クライアントを中心に、新規導入提案、設置、メンテナンス業務をご担当いただきます。 【具体的には】※業務割合は状況により異なりますが、基本的に電気配線や技術的知見を生かした提案など技術的要素が多い業務です。 ・新規導入提案／見積業務 ・機械の設置・組立作業 ・電気配線作業 ・機械メンテナンス ※全国にあるクライアント先に出張して（基本2名体制）業務をご担当いただきます。 頻度は月1回程度（日帰り－最大約1週間）、繁忙期は得意先の状況により出張頻度が多くなることがあります。 【入社後の流れ】 メンテナンスなどでの顧客先への訪問は、2～3名のチーム体制で行います。 ベテランの技術者より、実務を通して、製品に関する知識や技術を長期間時間をかけて学んで頂き、将来に向け成長いただきます。 【同ポジションの特徴・魅力】 同社の取扱製品は日本の食品やモノづくりの品質維持に欠かせない装置の一つです。 提案から納入までの期間も中長期であり、1年以上に及ぶ案件もあります。 その分責任も伴う仕事ではありますが、顧客からの信頼や感謝、達成感は非常に大きなやりがいとなります。
企業情報を見る
■キユーピーグループ各社の工場などで使われるフォークリフトのメンテナンス（整備、修理、点検）を担当して頂きます。 【具体的には】 ■各種メンテナンス（整備、修理、点検） ※1日の平均対応台数：1台～15台前後 ※1日に周る拠点数：1拠点～4拠点程度 【月平均残業時間】 入社後、1年～2年程度は10時間程度です。 仕事に慣れてくると徐々に残業時間が増え、平均残業時間は20時間です。 【独り立ちするまでの目安】 入社後、早い方で2年ほどで独り立ちされます。一般的には、3年程度が目安になります。 【中途入社比率】 中途入社率は90％以上とほとんどの社員が中途でご入社されています。 また、勤続10年以上の社員が多数在籍しているため、働きやすい環境が整っています。
■同社が提供する自動搬送サービス「eve auto」について、工場や物流施設といった既存領域以外への展開や海外への展開等これまでとは異なる業界・地理的領域への事業展開及び新規アライアンスを通じて、同社の更なる成長をドライブするポジションです。 【具体的には】 ・搬送の自動化・効率化に向けた新規事業／製品／サービスの企画・推進 ・顧客ニーズ調査および市場トレンドの分析（国内外における製造業DX、スマートファクトリー、空港等のニーズ・トレンド） ・社内の技術・営業・サービス部門や社外パートナーとの連携によるプロジェクト推進 ・戦略的パートナー（車両メーカー、ソフトウェアベンダー、海外パートナー等）との協業検討と交渉 ・顧客向けPoCやパイロット事業の企画・実行とフィードバック収集 ・社内への事業化提案および収益モデル構築
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証（DRC、 LVS、 ERC、 PERC）ルールの開発、サポート ・寄生素子抽出（LPE）ルールの開発、サポート ・DRM（Design Rule Manual）の開発、サポート ・EMIR（Electro Migration、 IR drop）ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
同社オフィスや工場（IIM）、データセンター、各拠点を結ぶネットワークおよび、インフラ基盤を構成する各種サーバの運用管理をご担当いただきます。 【具体的には】 ■ネットワーク機器の運用及び管理、障害対応、ユーザサポート。管理機器は、L2/L3 Swich/Router/Firewall/IPS/IDS/その他アプライアンス。 ■インフラサーバ機器の運用及び管理、障害対応、ユーザサポート。管理対象は、VDIサーバ/Proxyサーバ/バックアップサーバ/Syslogサーバ。 ■物理ファシリティの運用及び管理、障害対応、ユーザサポート。管理対象は、ラック/ケーブル/PDU/電源/空調/セキュリティ機器。 ■各協力会社のマネージメント ■新規製品・サービスの選定や導入 ■運用オペレーションフローの立案、ルール策定、各種ドキュメント作成 ■各種トラブルシューティング（不具合調査、協力会社と連携して対応方針の決定）
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
最先端ロジック半導体のファウンドリ事業において、EDA、IP、設計会社などの国内外のパートナーと連携したエコシステムを構築し、顧客がスムーズにテープアウト（設計完了）できるビジネス環境を整備する業務です。 具体的には、顧客やアプリケーションのニーズに応じたIPポートフォリオの戦略策定や、SoC開発におけるプロジェクトマネジメント、シャトル運営などの実務推進を担います。 さらに、設計から後工程（パッケージ）にわたるFAEとしての技術サポートも行い、技術とビジネスの両面から架け橋となって案件を成立に導く役割を果たします。 【ミッション】 ・先端ロジックファウンドリ事業において顧客がテープアウトできる環境をビジネス側から整備する ・IP・EDA・設計会社・パートナーを組み合わせ案件を成立させるための前提条件を作る 【具体的には】 ■ エコシステム構築 ・EDA／IP／設計会社との連携枠組みの設計・実装、パートナー探し、交渉等、対外発信に向けた構成整理 ■ IPビジネス戦略 ・IPポートフォリオの設計・優先順位付け、顧客／アプリ視点での要求仕様定義、Pベンダーとのビジネス条件交渉 ■ 顧客・プロジェクト推進 ・SoC案件のプロジェクトマネジメント、シャトル運営・顧客含めたスケジュール管理、海外拠点・顧客との調整／折衝 ■ 技術とビジネスの橋渡し ・SoC設計／後工程（パッケージ）技術サポート（FAE業務)、アプリケーション視点でのビジネス展開検討
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
■事業部門のパートナーとして、人事戦略の企画・実行を担いながら、中途採用業務を中心に推進いただきます。 【具体的には】 ・事業戦略に基づく採用計画の策定・実行 ・各部門との採用要件定義、ポジション設計、組織づくりについてのディスカッション ・採用チャネル選定、求人票作成、媒体管理 ・エージェントマネジメント、候補者との折衝 ・面接プロセス設計・運営、クロージング対応 ・採用データ分析、採用プロセス改善 ・HRBPとしての人事課題抽出、組織開発施策の提案・実行 ・採用チームのメンバーマネジメント ・採用から入社、入社式までのプロジェクトマネジメント業務 ・新しい取り組みのPJTオーナー
...
...
...
...
