企業情報を見る
下記業務を担当いただきます。 1. サステナビリティ活動全般についての推進を部長、他のエンジニア、課員と協力して行 う。 2. サステナビリティに関するレポート発行準備を部門と協力して必要な情報を収集、管理および実行する業務。 3. 従業員にサステナビリティに関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 周辺地域との連携に基づく社会貢献活動の推進業務。 5. 工場内および周辺地域の生物多様性保全の推進業務。 6. サステナビリティに関する非財務情報開示準備対応業務。 7. SDGs、CSRの対応に関する業務。
企業情報を見る
■次世代半導体製造拠点の建設に伴う工事調達業務を担当いただきます。 【具体的には】 ・建設工事（建屋、ユーティリティ、クリーンルーム等）の調達戦略立案と実行 ・建設会社、施工業者との契約交渉・管理 ・工事仕様書・見積書の精査および技術的評価 ・工事スケジュール・コスト・品質の管理支援 ・社内関係部門（施設、製造、環境安全など）との連携による調達プロセスの推進 ・サプライヤー評価およびリスク管理 【勤務地に関して】 勤務地は千歳もしくは麹町で、麹町勤務の場合は千歳への出張が発生します
企業情報を見る
企業情報を見る
企業情報を見る
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
企業情報を見る
企業情報を見る
2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証（DRC、 LVS、 ERC、 PERC）ルールの開発、サポート ・寄生素子抽出（LPE）ルールの開発、サポート ・DRM（Design Rule Manual）の開発、サポート ・EMIR（Electro Migration、 IR drop）ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等
企業情報を見る
企業情報を見る
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop／EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
下記業務をご担当いただきます。 【具体的には】 ・Fill：チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting：下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf： CD（Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF （またはフレーム／スクライブ） 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release：マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO（Design Technology Co-Optimization）活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA（電力・性能・面積）ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション（特性評価）、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化（Enablement） ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD／EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
企業情報を見る
LSI製品を中心とした半導体関連製品の営業活動 【具体的には】 ■既存顧客への対応 ■新規開拓（企画提案など） ※デジタルマーケティングや数値分析を活用し、ご自身で戦略を立てて営業活動を進めていただきます。 【技術的優位性】 同社は、大画面・高精細化が進むテレビ市場にいち早く着目。メーカーが抱えていた「配線の複雑化によるコスト増と設計の困難さ」という課題を、独自の高速インターフェース技術「V-by-One HS」で解決しました。この技術は、伝送ケーブルの本数を従来比で最大1／10に削減できる上、高速伝送時に問題となる電磁波ノイズも低く抑えます。この革新性が高く評価され、高精細テレビの内部配線における世界的なデファクトスタンダード（事実上の標準）の地位を確立しました。 【業務上の魅力】 高速データ送信技術などの分野で世界トップレベルのシェアを誇る製品力と、国内外の著名なメーカーとの取引に支えられた安定した事業基盤を強みとしています。このような競争力の高い製品を扱いながら、少数精鋭の組織の中で年齢に関わらず大きな裁量権を持って製品の企画段階から主体的に挑戦できるやりがいがあります。さらに、個人の裁量を尊重する柔軟なワークスタイルや、部門の垣根を超えて協力し会えるフラットで風通しの良い職場環境が、社員ひとりひとりの成長とグローバルな活躍を支えている点も大きな魅力です。
企業情報を見る
■高速データ伝送インターフェースの設計開発をご担当頂きます。 【具体的には】 ■高速データ伝送インターフェースの設計開発 ■トランジスタレベルのアナログ回路設計（PLL、A／D、D／A、高速IF、電源ICなど） ■フルカスタムレイアウトによるLSI設計 ■高速高精度のLSIデバイスの測定と評価 ※経験によってはプロジェクトマネージャー（設計の協力会社の取りまとめ） 【SerDes製品とは】 SerDes製品とは、電子機器のチップ間で発生するデータ転送のボトルネックを解消する半導体チップやIPコアのことです。SerDesは、配線の数を劇的に減らしながら超高速なデータ伝送を可能にし、あらゆる最先端機器を「縁の下の力持ち」として支えています。このように、現代の高性能な電子機器を実現するためには不可欠な、極めて重要な基盤技術と言えます。 【業務の魅力】 製品のアイデア出しから市場に届けた後のサポートまで、開発の全工程に主体的に関わることができます。エンジニア一人ひとりの成果が正当に評価されるため、大きな手応えを感じられる仕事です。年齢や社歴に関わらない実力主義の環境で、ビジネス全体を見通す優秀な仲間たちと切磋琢磨しながら、スピーディーなキャリア形成を目指せます。
企業情報を見る
FAEとして下記業務を担当していただきます。 【具体的には】 ■半導体製品（LSI）の技術営業 ■顧客向け技術サポート業務 ■ソリューション提案業務 ■顧客要望ヒアリング、市場調査業務 【働き方】 出張：1ヶ月間のうち、2週間ほど中国にご滞在いただくことになります 【技術的優位性】 同社は、大画面・高精細化が進むテレビ市場にいち早く着目。メーカーが抱えていた「配線の複雑化によるコスト増と設計の困難さ」という課題を、独自の高速インターフェース技術「V-by-One® HS」で解決しました。この技術は、伝送ケーブルの本数を従来比で最大1／10に削減できる上、高速伝送時に問題となる電磁波ノイズも低く抑えます。この革新性が高く評価され、高精細テレビの内部配線における世界的なデファクトスタンダード（事実上の標準）の地位を確立しました。 【業務上の魅力】 4Kテレビで世界シェアほぼ100%を誇る「V-by-One HS」という圧倒的な技術を武器に、顧客へ自信を持って価値を提案できる大きな魅力があります。活躍の舞台は、確立された市場に留まらず、今まさに成長している車載（自動運転）や5G、AI／IoTといった未来を創る分野の最前線へと広がっています。特にこの求人では、事業拡大が進む中国市場のエキスパートとして、将来の駐在も視野に入れた他に代えがたいキャリアを築ける点が大きな特徴です。年間休日123日や在宅勤務も可能な働きやすい環境のもと、企業の成長の中核を担うという貴重な経験を積むことができます。
