企業情報を見る
■同社は、設計、プロセス開発、製造、品質、サプライチェーン、顧客、パートナー企業をデータでつなぎ、意思決定を高速化する次世代のデジタルファウンドリーを目指していますが、その中核となるのがPLM（Product Lifecycle Management）です。 【具体的には】 ・PLM導入・展開のリード ・BOM／BOP／変更管理プロセスの設計 ・プロジェクト管理・品質管理機能の展開 ・設計・製造・品質部門との業務改革推進 ・Digital Thread実現に向けたデータモデル設計 ・ERP／MES／Portalとのデータ連携企画 ・グローバルパートナーとの協業推進 ・AI活用を見据えた情報基盤整備 ・全社への定着化・チェンジマネジメント
企業情報を見る
同社は設計、プロセス開発、製造、品質、サプライチェーン、顧客、パートナー企業をデータでつなぎ、意思決定を高速化する次世代のデジタルファウンドリーを目指しています。 その中核となるのがPLM（Product Lifecycle Management）です。本ポジションではPLMに関する以下の業務をご担当いただきます。 【具体的には】 ■PLM導入・展開のリード ■BOM／BOP／変更管理プロセスの設計 ■プロジェクト管理・品質管理機能の展開 ■設計・製造・品質部門との業務改革推進 ■Digital Thread実現に向けたデータモデル設計 ■ERP／MES／Portalとのデータ連携企画 ■グローバルパートナーとの協業推進 ■AI活用を見据えた情報基盤整備 ■全社への定着化・チェンジマネジメント
企業情報を見る
同社にて以下業務をご担当いただきます。 【具体的には】 全社の重要プロジェクトにおける開発・製造・コーポレート等、部門間横断での課題解決の促進をしていただきます。 エンジニアに伴走しながら、管理業務のサポート・効率化することにより、現場活動を加速していただきます。 現場の課題も理解したうえで、将来的にはCxOに伴走し全社戦略の方向性付けを担える中核人材になっていくことが期待されています。 【ポジションの魅力】 ■最先端半導体製造の中核プロジェクトに関与できる ■組織横断のハブとして影響力を発揮できる ■技術バックグラウンドが必須ではなく、マネジメント力で勝負できる ■将来的にはプログラムマネージャー／経営企画へのキャリア展開も可能
企業情報を見る
【職務内容】 世界最先端の半導体製造現場において、膨大な製造データと最新のAI・機械学習技術を活用し、歩留まり改善や工程自動化を推進するポジションです。プロセスエンジニアと連携しながら、データ分析からソリューション開発まで幅広く担当していただきます。 【具体的には】 ・先端半導体製造工程のデータを活用した不良要因の分析・特定 ・AI・機械学習を活用した欠陥画像の自動分類や異常検知による工程自動化 ・データの可視化・分析を支援するアプリケーションの開発 ・ナレッジを蓄積し、業務フロー自動化を実現する Agentic AI システムの開発
企業情報を見る
企業情報を見る
日本の先端半導体産業を支える同社において、情報セキュリティの“ルール・体制・実行力”をつくり、根付かせるガバナンス担当のポジションとなります。 【具体的には】 ■情報セキュリティに関する規程・ルールの整備 ■ルールを維持・運用するための体制構築・運用推進 ■セキュリティポリシーの策定、見直し、社内展開 ■情報セキュリティ教育・啓発の企画・実施 ■情報セキュリティ対策の企画・実行・進捗管理 ■NIST CSFの運用、成熟度評価、改善推進 ■ISO/IEC 27001（ISMS）の運用・改善 ■SOC／CSIRT運営に関するガバナンス面での支援・整理 ※ご経験・適正に応じて業務は調整します
企業情報を見る
日本の先端半導体産業を支える同社において、サイバーインシデント発生時の“最前線の司令塔”となるCSIRT要員のポジションとなります。 【具体的には】 CSIRT（Computer Security Incident Response Team）のリーダー／メンバーとして、インシデント対応全般を担っていただきます。 ■社内CSIRTの運用、定期的な見直し・改善 ■インシデント対応方針・対応策の検討 ■インシデント発生時の影響範囲特定・リスク評価 ■技術的解析、封じ込め、復旧判断 ■再発防止策の立案・展開 ■経営層・関係部署向けの報告、説明資料作成 ■SOCと連携したインシデント対応フローの高度化 ■サイバー攻撃を阻止・抑止するための技術的・運用的対策立案 ※ご経験・適正に応じて業務範囲は調整します
企業情報を見る
企業情報を見る
企業情報を見る
■同社にて、下記業務を担当していただきます。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEG設計の全体管理を担当し、チームを率いてTEG設計方針を決め開発を推進 ・部門内エキスパート及び他部門（デバイス、TCAD、プロセスインテグレーション、ビッグデータ解析、PDK、パッケージング、開発企画）との密な連携を図り、開発を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを円滑に進行 ・DTCOやIIMで生成される数々のインラインデータを基にしたData driven learning iterationとの相乗効果を生みながら、より高度な2nm世代、及びBeyond 2nm世代の技術開発基盤を支える創造的TEG設計を指揮
企業情報を見る
下記業務をご担当いただきます。 【具体的には】 ・AI （Artificial Intelligence）を活用した2nm世代、及びBeyond 2nm技術開発の加速と短サイクルタイム化とそのために必要なデータセットのIA （Information Architecture）の設計・構築 ・半導体専門エンジニアとの連携を図り、効果的な技術開発を遂行 技術開発の加速と短サイクルタイム化を目的として半導体技術開発と量産技術に対してデプロイを行いますので、基本的な半導体製造プロセスや計測技術、生産方式の知見を習得していただきます。
企業情報を見る
■同社では、まだ⽇本で開発されていない2nmのロジック半導体を開発‧製造を⾏うために、北海道千歳市にIIMと呼ぶ最先端半導体⼯場の建設しています。2027年初頭に量産開始を予定しています。半導体の前⼯程から後⼯程、そして研究開発や量産技術の確⽴を⾏うため、共に⽇本の半導体産業を盛り上げる仲間を募集しています。 【具体的には】 ・2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務（TEGレイアウト設計含む）を担い、チーム全体のマネジメントを行っていただきます。 ・フロントエンドプロセス技術開発プロジェクトの管理を担当し、チームを率いてプロセス技術開発を推進していただきます。 ・社内他部門（デバイス、PDK、パッケージング、生産技術）や装置・材料メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを効果的にに進行していただきます。
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
企業情報を見る
■同社にて、下記の（1）または（2）または両方を担当して頂きます。 【具体的には】 （1）歩留やホットスポット解析を目的として、センサIPやDFT（*1）を顧客の設計に組み込み、歩留の低下やホットスポットの原因を故障解析を通じて特定し、前工程プロセスの改善や顧客の設計変更や推奨等の支援を行う （2）複数のダイを実装したチップレットにおいてダイ、インターポーザ、有機基板等における不良個所や電気的特性の劣化の原因を特定するセンサIPやDFT(*1)を顧客の設計に組み込み、故障解析を通じて後工程プロセスの改善や顧客の設計変更や推奨等の支援を行う （*1）DFT: Design for Test
企業情報を見る
2nm世代以降の最先端半導体プロセス技術の開発を支援する「イネーブルメント・チーム」に所属いただきます。次世代製造プロセスの検証に不可欠な、大規模テストチップのDFT（Design-for-Test：テスト容易化設計）実装をリードしていただきます。 【具体的には】 スキャン挿入、ATPG（自動テストパターン生成）、メモリBIST（自己診断テスト）などの手法を駆使し、歩留まり解析やEDAツールベンダーとの連携を通じて、設計品質とテスト効率の向上を目指していただきます。 ・アーキテクチャ設計：テストチップ向けのDFTアーキテクチャ（スキャン、バウンダリスキャン、メモリBIST）の定義と実装 ・検証：実装したDFT回路の機能・タイミング検証、シミュレーションによるテストカバレッジの評価 ・最適化：テストカバレッジ、コスト、時間のバランスを分析し、最適なテストソリューションを提案 ・連携：RTL設計から物理実装に至るまで、設計チームと協力してDFT機能を統合 ・シリコン評価： ATPG／MBISTパターンの作成・検証、実チップ（シリコン）の立ち上げおよびデバッグ支援 ・解析： シリコンからのテストデータを分析し、系統的な問題を特定して歩留まり（イールド）を改善 ・EDA連携： ベンダーと協力し、先端プロセス向けDFTツールの評価と手法の改善
企業情報を見る
企業情報を見る
アドバンスドパッケージ（2.5D／2.xD／3D等）における設計検証ルール開発業務として以下のいずれかを担っていただきます。 【具体的には】 ・Si インターポーザ, RDL インターポーザ、パッケージ基板等に関し、物理設計ルール、電気設計ルール、信頼性設計ルール等の策定やDesign Manualの作成を行っていただきます。 ・ DRC／LVS／ERC／PERC／Custom Checkに関し、ルール仕様書をもとにした検証ロジック設計、エラー検出精度やランタイムの最適化、物理検証フローやルール開発フローの構築を行っていただきます。
企業情報を見る
企業情報を見る
企業情報を見る
■同社千歳工場における水処理設備（純水製造、排水処理、再利用設備等）の運用・改善・保全業務を担当いただきます。 【具体的には】 建設フェーズから量産フェーズへの移行に伴い、安定稼働と効率的な設備管理を実現するための技術支援を行っていただきます。 現在IIM-1を建設中ですが、今後更にIIM-2,3,4を建設予定のため、継続的に業務が発生します。 ・超純水製造設備の運転管理・性能維持・改善活動 ・排水処理設備の運用・水質管理・法令対応（排水基準、環境報告等） ・回収・再利用設備の技術評価・効率改善 ・設備トラブルの原因分析・対策立案・再発防止活動 ・EPC業者・保守業者との技術折衝・契約管理 ・製造・環境安全部門との連携による設備改善提案
企業情報を見る
■千歳工場における機械設備の運用・改善・保全業務を担当いただきます。 【具体的には】 建設フェーズから量産フェーズへの移行に伴い、安定稼働と効率的な設備管理を実現するための技術支援を行っていただきます。 現在IIM-1を建設中ですが、今後更にIIM-2,3,4を建設予定のため、継続的に業務が発生します。 ・空調、熱源、コンプレッサーなどのユーティリティ設備の運用・改善 ・設備の稼働状況・保全履歴の管理と予防保全の推進 ・設備トラブルの原因分析・対策立案・再発防止活動 ・建設・施工フェーズにおける技術支援（仕様確認、試運転、性能評価など） ・EPC業者・保守業者との技術折衝・契約管理 ・製造部門・環境安全部門との連携による設備改善提案
企業情報を見る
■Rapidus千歳工場の建設プロジェクトにおいて、水処理設備（超純水製造、排水処理、再利用設備等）の設計・施工・立ち上げ業務を担当いただきます。 【具体的には】 環境対応と安定稼働を両立するインフラ構築を、社内外の関係者と連携しながら推進していただきます。 現在IIM-1を建設中ですが、今後更にIIM-2,3,4を建設予定のため、継続的に業務が発生します。 ・半導体工場における水処理設備（超純水、排水、回収・再利用）の設計・仕様検討 ・EPC業者・施工会社との技術折衝・進捗管理 ・工事計画の立案・施工管理・安全管理支援 ・設備導入に伴う試運転・性能確認・立ち上げ支援 ・環境法規・排水基準への対応と社内報告体制の整備 ・社内関係部門（製造、施設、環境安全、品質など）との調整 ・NEDO等の外部機関への技術報告支援（必要に応じて）
企業情報を見る
■千歳工場（IIM）の建設プロジェクトにおいて、機械設備（ユーティリティ・製造支援設備）の設計・施工・立ち上げ業務を担当いただきます。 【具体的には】 現在IIM-1を建設中ですが、今後更にIIM-2,3,4を建設予定のため、継続的に業務が発生します。 ・半導体工場における機械設備（空調、熱源、コンプレッサー等）の設計・仕様検討 ・EPC業者・施工会社との技術折衝・進捗管理 ・工事計画の立案・施工管理・安全管理支援 ・設備導入に伴う試運転・性能確認・立ち上げ支援 ・社内関係部門（製造、施設、環境安全、品質など）との調整 ・NEDO等の外部機関への技術報告支援（必要に応じて）
企業情報を見る
■次世代半導体製造拠点の建設に伴う工事調達業務を担当いただきます。 【具体的には】 ・建設工事（建屋、ユーティリティ、クリーンルーム等）の調達戦略立案と実行 ・建設会社、施工業者との契約交渉・管理 ・工事仕様書・見積書の精査および技術的評価 ・工事スケジュール・コスト・品質の管理支援 ・社内関係部門（施設、製造、環境安全など）との連携による調達プロセスの推進 ・サプライヤー評価およびリスク管理 【勤務地に関して】 勤務地は千歳もしくは麹町で、麹町勤務の場合は千歳への出張が発生します
企業情報を見る
下記いずれかをご担当いただきます。 【具体的には】 【1】チップレット技術の実現に不可欠な高速インターフェイス（HBM、UCIe、SerDesなど）に関する、アドバンスドパッケージの設計技術を開発していただきます。 【2】チップレット技術の実現に不可欠な高速インターフェイス（HBM、UCIe、SerDesなど）のPHY開発において、パッケージ仕様提案を行って頂きます。 【3】アドバンスドパッケージ（2.5D／2.xD／3D等）に関し、実測と解析のコリレーションを取り電気的な設計ライブラリ整備を行って頂きます。 上記の実務経験がなくても、入社してからOJTを通じて経験を積んで頂きます。
企業情報を見る
■事業部門のパートナーとして、人事戦略の企画・実行を担いながら、新卒採用業務を中心に推進いただきます。 【具体的には】 ・事業戦略に基づく採用計画の策定・実行 ・各部門との採用要件定義、ポジション設計、組織づくりについてのディスカッション ・学校、官公庁などの関係者への訪問、調整、交渉等 ・採用チャネル選定、求人票作成、媒体管理 ・エージェントマネジメント、候補者との折衝 ・面接プロセス設計・運営、クロージング対応 ・採用データ分析、採用プロセス改善 ・HRBPとしての人事課題抽出、組織開発施策の提案・実行 ・採用チームのメンバーマネジメント ・採用から入社、入社式までのプロジェクトマネジメント業務 ・新しい取り組みのPJTオーナー
企業情報を見る
下記業務をご担当いただきます。 【具体的には】 アドバンスドパッケージ（2.5D／2.xD／3D等）におけるインターポーザやパッケージ基板の設計および開発のためのTEG設計を行っていただきます。また物理設計者の立場から設計フローの構築にも関与いただくポジションです。SiインターポーザではCD（Critical Dimension）測定、アライメント、オーバーレイなどのプロセス制御に必要な計測構造を、KERF（スクライブ）領域内に配置するための構造設計およびレイアウト開発業務もございます。
企業情報を見る
2nm世代の先端ロジック開発におけるデバイス測定業務を担っていただきます。 【具体的には】 ・半導体デバイスのI-V、 C-V、RF S-para、ノイズなどの電気的特性測定および解析業務 ・測定装置やシステムの調整・管理・保守 ・測定データの収集・解析・報告 ・チームメンバーと協力して測定ラボ装置のダウンタイム低減と効率良いラボ運営 下記に挙げる装置の一部または全部を扱える方を歓迎しています。（現在未経験だとしてもこれらに興味があり、将来的にこれらの専門性を身に着けて業務していただけるやる気のある方も大歓迎です。） ■半導体パラメータアナライザー ■パラメトリックテスター ■容量計 ■周波数カウンタ ■フルオートプローバー ■セミオートプローバー ■1／fノイズ測定器 ■熱雑音測定器 ■高周波プローブ ■ネットワークアナライザー
企業情報を見る
企業情報を見る
Chip Implementation EDA Flow 開発エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■チップ実装EDAフローの有効化（Enablement） ・サインオフ・フローの開発: RC抽出、タイミング解析、タイミング修正のためのサインオフ・フローを開発・最適化し、チップの性能と信頼性を確保する。 ・EDAプラットフォームの開発: 各設計工程の統合、デザインキットの管理、設計データベースの監視を行うEDAプラットフォームを開発・保守し、設計者が効率的に作業できる環境を構築する。 ・汎用CAD／EDA開発: 設計プロセスにおけるボトルネックを解消するため、各種設計課題を解決するEDAツールの開発・改善を行う。 ■設計チームと連携し、フローやツールに対するニーズの特定および要件定義を行う。 ■EDAベンダーと協力し、新機能の導入や既存ツールの最適化を図る。 ■開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを行う。 ■最新のEDA技術や業界トレンドを常に把握し、社内フローへの適用可能性を評価する。 ■開発したフローおよびツールに関するドキュメントの作成と維持。
企業情報を見る
テストチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■テストチップの物理設計およびPPA解析 ・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。 ・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。 ・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。 ■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。 ■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。 ■設計プロセスおよび手法の継続的な改善に貢献する。 ■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
企業情報を見る
デジタルチップ設計エンジニアとして下記業務をご担当いただきます。 【具体的には】 ■標準セルおよびDTCOの推進 ・最先端テクノロジーノード向けの標準セルライブラリの設計、評価、および最適化。 ・DTCO（Design Technology Co-Optimization）活動の計画と実行。回路設計とプロセス技術の連携を強化し、最適なPPA（電力・性能・面積）ターゲットを達成する。 ・カスタムレイアウト、キャラクタライゼーション（特性評価）、および検証フローの開発と改善。 ・設計ルール、プロセスばらつき、および信頼性要件を深く理解した上での設計業務。 ■設計チーム、プロセス・デバイス開発チーム、およびEDAチームと緊密に連携する。 ■PPA目標を達成するため、新しい設計手法やツールの評価および導入を行う。 ■IPベンダーやEDAベンダーとの技術的な協議およびコラボレーション。 ■設計データのドキュメント化および維持管理。
企業情報を見る
企業情報を見る
