キャリアを相談する無料
求人検索
年収から探す

千代田区/半導体/フレックス勤務の求人・転職・中途採用情報

公開求人71件中 51〜71件表示
Rapidus株式会社
Rapidus株式会社

企業情報を見る

エネルギー、ISO50001担当

職種/業界
設備保全 / 半導体
年収
500万円~1,000万円
勤務地
北海道千歳市 他

■下記の業務を担当いただきます。 1. エネルギー管理を部長、他のエンジニア、課員と協力して行う。 2. エネルギーマネジメント、ISO50001の導入準備に向けて、関連部門と協力して必要な情 報を収集、整理および管理する業務。 3. 従業員にISO50001に関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 省エネ法、温対法の対応業務。 5. カーボンニュートラルに向けたエネルギーマネジメント戦略の策定 6. Scope3の算定ガイドライン策定 7. SBTi、CDP取得に向けた準備 8. フッ素系温室効果ガス(F-GHG)の削減推進

求人詳細を見る

サステナビリティ担当

職種/業界
設備保全 / 半導体
年収
600万円~1,000万円
勤務地
北海道千歳市 他

下記業務を担当いただきます。 1. サステナビリティ活動全般についての推進を部長、他のエンジニア、課員と協力して行 う。 2. サステナビリティに関するレポート発行準備を部門と協力して必要な情報を収集、管理および実行する業務。 3. 従業員にサステナビリティに関する教育・訓練を実施し、理解と遵守を促進する業務。 4. 周辺地域との連携に基づく社会貢献活動の推進業務。 5. 工場内および周辺地域の生物多様性保全の推進業務。 6. サステナビリティに関する非財務情報開示準備対応業務。 7. SDGs、CSRの対応に関する業務。

(調達部)工事調達マネージャーもしくは担当

職種/業界
調達・購買 / 半導体
年収
600万円~1,200万円
勤務地
北海道千歳市 他

■次世代半導体製造拠点の建設に伴う工事調達業務を担当いただきます。 【具体的には】 ・建設工事(建屋、ユーティリティ、クリーンルーム等)の調達戦略立案と実行 ・建設会社、施工業者との契約交渉・管理 ・工事仕様書・見積書の精査および技術的評価 ・工事スケジュール・コスト・品質の管理支援 ・社内関係部門(施設、製造、環境安全など)との連携による調達プロセスの推進 ・サプライヤー評価およびリスク管理 【勤務地に関して】 勤務地は千歳もしくは麹町で、麹町勤務の場合は千歳への出張が発生します

半導体パッケージ設計エンジニア <熱/構造設計・解析>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

■同社にて、半導体ウェハ工程からパネル工程までを対象に、CAE を用いた熱・構造設計および評価検証を担当していただきます。反り・応力・熱伝導・熱流体といった物理現象を理解し、アドバンスドパッケージの信頼性・性能向上に貢献することが期待されています。 【具体的には】 ・半導体パッケージにおける熱・構造設計および解析 ・ 製造プロセスを考慮した設計検討およびシミュレーション評価 ・反り、応力、破壊などの信頼性課題に対する解析・改善提案

Foundation IP(スタンダードセル)開発・管理

職種/業界
電気回路設計 / 半導体
年収
600万円~1,200万円
勤務地
東京都千代田区

Chipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。 【具体的には】 設計フローの構築、設計サポート、Sign Off Recommendation(STA、EMIRなど)作成、リキャラクタライズなど広範囲で活躍していただきます。

インフラネットワーク運用業務

職種/業界
社内SE(インフラ) / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

同社オフィスや工場(IIM)、データセンター、各拠点を結ぶネットワークおよび、インフラ基盤を構成する各種サーバの運用管理をご担当いただきます。   【具体的には】 ■ネットワーク機器の運用及び管理、障害対応、ユーザサポート。管理機器は、L2/L3 Swich/Router/Firewall/IPS/IDS/その他アプライアンス。 ■インフラサーバ機器の運用及び管理、障害対応、ユーザサポート。管理対象は、VDIサーバ/Proxyサーバ/バックアップサーバ/Syslogサーバ。 ■物理ファシリティの運用及び管理、障害対応、ユーザサポート。管理対象は、ラック/ケーブル/PDU/電源/空調/セキュリティ機器。 ■各協力会社のマネージメント ■新規製品・サービスの選定や導入 ■運用オペレーションフローの立案、ルール策定、各種ドキュメント作成 ■各種トラブルシューティング(不具合調査、協力会社と連携して対応方針の決定)

経営管理(リスクマネジメント)

職種/業界
経営企画・経営戦略 / 半導体
年収
600万円~1,200万円
勤務地
東京都千代田区

■同社にて以下業務をご担当いただきます。 【具体的には】 ・全社リスクマネジメント体制の構築・運用、ERM(統合リスクマネジメント)の統括 ・リスク管理委員会事務局 ・BCM及びBCPの構築、全社統括 ・保険組成(工場等の大規模保険)

経営企画

職種/業界
経営企画・経営戦略 / 半導体
年収
600万円~1,000万円
勤務地
東京都千代田区

■事業戦略策定に向けた他社データ分析やパートナーシップ契約、技術提携等の運営をご担当いただきます。 【具体的には】 ・同社経営幹部の事業戦略策定に向けた競合情報等の各種データ収集/分析 ・協力企業に対する技術提携/パートナーシップ契約等の企画/運営

戦略企画(マネージャー)

職種/業界
経営企画・経営戦略 / 半導体
年収
1,000万円~1,400万円
勤務地
東京都千代田区

■同社にて以下業務を担当していただきます。 ・会社全体の経営戦略、事業戦略立案 ・経営層へのレポート、課題分析、解決策立案 などの経営戦略関連の業務全般

PDK(Process Design Kit)開発

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務を担っていただきます。以下のいずれかの業務を担っていただきます。 【具体的には】 ・PcellおよびSchematic Symbolの開発、サポート ・物理検証(DRC、 LVS、 ERC、 PERC)ルールの開発、サポート ・寄生素子抽出(LPE)ルールの開発、サポート ・DRM(Design Rule Manual)の開発、サポート ・EMIR(Electro Migration、 IR drop)ルールの開発、サポート ・カスタムレイアウトのオートメーション技術開発、サポート 【使用ツール】 Virtuoso、Spectre、 Voltus-Fi、 Pegasus、Quantus、 Custom Compiler、 HSPICE、ICV、StarRC、Calibre Family等

SPICEモデリング

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

下記業務をご担当いただきます。 【具体的には】 2nm世代、及びBeyond 2nmのCMOSトランジスタおよび受動素子のデバイスモデリング、SPICEモデル開発を担っていただきます。デバイス開発チームとの議論、モデリング用のTEG(Test Element Group)開発、デバイスの測定と評価の業務も含まれます。 【使用ツール】 Keysight MBP/ICCAP、HSPICE、Spectre、(Cadence virtuoso 等レイアウトツール)

TEGレイアウト<デジタル>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。 【具体的には】 EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。

半導体テストチップのレイアウト設計<アナログ>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 【具体的には】 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。

半導体パッケージ設計エンジニア<設計自動化/EDA環境構築>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

■同社にて、下記業務を担当していただきます。 【具体的には】 ・チップレット技術の実現に不可欠なADK(Assembly Design Kit)や設計環境に関する、設計フローの自動化や最適化技術の開発 ・設計フローと関連した要素技術やユーティリティの開発 ※ご経験に応じて、設計環境の構築・運用にも関与していただくポジションです

CDK(Chip Design Kit)設計フロー・技術開発

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

Chip設計に関するフロー開発と関連した最先端プロセス設計に必要な要素技術、ユーティリティの開発を担当していただきます。 【具体的には】 RTL-GDSまでの設計フローについて、リファレンスとなるフローの開発と各工程で必要となる技術をEDAベンダと協力して構築していただきます。また顧客に提供したフローについてのサポートも対応いただきます。チップレット設計とも連携したフローの構築を担当していただきます。

メモリマクロ開発<揮発性メモリ>

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

メモリマクロ(揮発性メモリ)開発を担当して頂きます。 【具体的には】 冗長ガイドライン策定、メモリ設計・評価、Yield改善提案など、メモリマクロに関する業務で活躍していただきます。Chip設計サポート、IPベンダーとの交渉も対応していただきます。

MASKエンジニア

職種/業界
電気回路設計 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

下記業務をご担当いただきます。 【具体的には】 ・Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当いただきます。 ・Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負っていただきます。 ・Kerf: CD(Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF (またはフレーム/スクライブ) 内のマクロを作成する責任を負っていただきます。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行っていただきます。 ・Mask Release:マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負っていただきます。 マスクセット全体の購買管理もしていただきます。

testsite coordinator

職種/業界
プロセスエンジニア / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

下記業務をご担当いただきます。 【具体的には】 プロセス/デバイス開発用テストチップのスケジュール立案の他、プロセス技術チーム、デバイス技術チーム、試作ライン、デザインチームとの調整など、テストチップ策定および実行のあらゆる側面でご活躍頂きます。

システムエンジニア <EDA ツール>

職種/業界
サーバーエンジニア(構築・運用) / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

下記業務をご担当いただきます。 【具体的には】 半導体設計向けに提供するEDA・社内オンプレ/クラウドインフラの企画・構築・運用・保守を担当していただきます。EDAの導入、環境構築、保守、ネットワーク、サーバ構築からOSやミドルウエア導入、セキュリティ実装等、幅広くご活躍していただくことになります。

デバイス開発用TEG設計エンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
北海道千歳市 他

2nmプロセス及びそれ以降の世代においけるデバイス開発及びプロセス評価用TEGのLayout等の業務全般をご担当いただきます。 【具体的には】 デバイス開発ではトランジスタ特性(電気特性、各種Layout依存性)や抵抗及び容量素子、プロセス評価において各種依存性や異常をモニターするTEGの構想とCADを用いたTEGの作成をいただきます。経験等を考慮し、作成したTEGの配置からマスク作成用GDSデータの作成までの一連の業務を担当していただきます。

DFT設計・開発エンジニア

職種/業界
研究・開発 / 半導体
年収
400万円~1,200万円
勤務地
東京都千代田区

半導体製品のDFT( Design for Testability)設計・開発業務を担当いただきます。製品の品質向上と歩留まり改善を目的とし、以下の業務を遂行していただきます。 【具体的には】 ・DFT設計手法の開発およびDFT回路設計 ・テスト構造の設計・実装(Scan、BIST、MBISTなど) ・故障診断・解析、歩留まり解析の支援 ・EDAベンダーとの技術的な交渉・調整 ・テスト仕様の策定および設計フローへの組み込み

サービス紹介

コンサルタント紹介転職サポート申込お問い合わせ

業界/職種別特集

[IT・通信]

[製造業]

メーカー (機械・電気)

[自動車販売・整備]

勤務地から求人を探す

[北海道エリア]
北海道
[東北エリア]
青森県岩手県宮城県秋田県山形県福島県

年収から求人を探す